This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11004247 A

(43) Date of publication of application: 06 . 01 . 99

(51) Int. CI

H04L 12/44

H04L 12/46

H04L 12/28

H04L 12/56

(21) Application number: 10080117

(22) Date of filing: 20 . 02 . 98

(30) Priority:

20 . 02 . 97 US 97 803116 (71) Applicant:

MICRONIX AMERICA INC

(72) Inventor:

CHAN CHII RIU YUU RYAO

KEITH WAA CHAU

(54) BRIDGE DEVICE HAVING SELF-LEARNING **FUNCTION BETWEEN NETWORK MEDIUM AND** INTEGRATED CIRCUIT AND METHOD BASED ON THE SAME


destination address of the packet is transferred.

COPYRIGHT: (C)1999,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To enable extension of a distance between nodes beyond a collision domain by connecting a connection circuit to the first and the second ports and a memory and passing a port through or blocking it based on the first instruction from the first plural instructions and the second instruction from the second plural instructions.

SOLUTION: A bridge device 21 judges whether information from network segments 20, 24, 26, 28 and 30 are to be transferred to other segments or not, blocks a packet destined to a non-local address and helps the packet destined for the non-local address to be transferred. By observing a source address of a packet which receives a variety of ports 32, 34, 36, 38, 40 and 42, the bridge device 21 learns that a network segment is related to the address. Then, the information of an address position on the source address of the packet is updated and it is decided if a packet based on the



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-4247

(43)公開日 平成11年(1999)1月6日

(51) Int.Cl. ⁶		識別記号	FI			
H04L	12/44		H04L	11/00	3 4 0	
	12/46				3 1 0 C	
	12/28			11/20	102D	
	12/56					

審査請求 未請求 請求項の数21 OL 外国語出願 (全101頁)

		一	- m	不気の数21 OC 外国明日頃 (主 101 氏)
(21)出願番号	特顧平10-80117	(71)	出願人	598040411 マクロニクス アメリカ インコーポレイ
(22)出願日	平成10年(1998) 2月20日			テッド アメリカ合衆国 カリフォルニア州
(31)優先権主張番号 (32)優先日	08/803116 1997年2月20日			95131 サン ホセ リダー パーク ド ライヴ 1338
(33)優先権主張国	米国 (US)	(72)	発明者	2 , 7
		(74)	代理人	弁理士 中村 稔 (外7名)

最終頁に続く


(54) 【発明の名称】 ネットワークメディアと集積回路間の自己学習機能を有するプリッジデバイス及びこれに基づく 方法

(57)【要約】

(修正有)

【課題】 ブリッジにおいて、複雑性とコストの減少、 及びローカルパケットが他のネットワークセグメントへ リークすることを防止する。

【解決手段】 ブリッジデバイス21は、種々のポート 32~42に受け入れられたパケットのソースアドレス を観察することによって、ネットワークセグメント20~30がアドレスに関係していることを学習する。ブリッジデバイスが新しいパケットを受けとると、パケットのソースアドレスに関するアドレスの位置の知識を更新し、またパケットの宛先アドレスに基づいたパケットの 転送の要否を決める。フィルタ44が、パケットをあるネットワークセグメントから別のネットワークセグメントに選択的にブロックし、又は渡す。



40

【特許請求の範囲】

【請求項1】 第1のネットワーク媒体に接続される第 1のポートと、第2のネットワーク媒体に接続される第 2のポートと、アドレスのそれぞれのセットに対応し、 アドレスの前記それぞれのセットの少なくとも1つのア ドレスが第1のネットワーク媒体を介してアクセスでき るかどうかを指示する、第1の複数の指示と、アドレス のそれぞれのセットに対応し、アドレスの前記それぞれ のセットの少なくとも1つのアドレスが第2のネットワ ーク媒体を介してアクセスできるかどうかを指示する、 第2の複数の指示と、をストアするメモリと、

前記第1のポートと、前記第2のポートと、前記メモリ とに接続されて、前記ポートが宛先アドレスを有するパ ケットを前記第1のネットワークから前記第2のネット ワークにパスするか又はプロックするようにさせる接続 回路とを含む第1のネットワーク媒体を第2のネットワ ーク媒体に接続するためのデバイスであって、

前記接続回路は、前記ポートが、前記第1の複数の指示 からの、前記パケットの前記宛先アドレスを含むアドレ スのセットに対応する第1の指示と、第2の複数の指示 20 からの、前記パケットの前記宛先アドレスを含む前記ア ドレスのセットに対応する第2の指示とに基づいてパス 又はブロックさせるようにするものであるデバイス。

【請求項2】 パケットのソースアドレスを読み込む第 1の回路を更に有し、前記第1の回路は、パケットのソ ースアドレスに対応する第3の指示を、第1の複数の指 示に設定する、請求項1に記載のデバイス。

【請求項3】 第2のポートからの第2のパケットのソ ースアドレスを読み込む第2の回路を更に有し、前記第 2の回路は複数の第2の指示に、第2のパケットのソー スアドレスに対応する第4の指示を設定するものであ る、

請求項2に記載のデバイス。

【請求項4】 中央演算処理装置(CPU)が指示をメ モリに設定できるようにする、メモリに接続されたCP Uインターフェースを更に有する、請求項2に記載のデ バイス。

【請求項5】 古いエントリをメモリから消去する、メ モリに接続された消去回路を更に有する、請求項2に記 載のデバイス。

【請求項6】 エージングタイマと、前記エージングタ イマ及び前記メモリに接続された消去回路と、を更に含 み、前記第1の複数の指示は、

第3の複数の指示と、

第4の複数の指示と、を含み、

前記第1の回路は、第3の指示を前記エージングタイマ に基づいて第3の複数の指示又は第4の複数の指示に設 定するように構成され、前記消去回路は、前記エージン グタイマに基づいて、第3の複数の指示又は第4の複数 の指示を消去するように構成される、請求項2に記載の 50 アクセス制御 (MAC) アドレスを含む、請求項1に記

デバイス。

【請求項7】 エージングタイマと、

前記エージングタイマ及び前記メモリに接続された消去 回路と、を更に有し、

前記第1の複数の指示は、

第3の複数の指示と、

第4の複数の指示と、を含み、

前記第2の複数の指示は、

第5の複数の指示と、

第6の複数の指示と、を含み、 10

> 前記第1の回路は、第3の指示を前記エージングタイマ に基づいて、第3の複数の指示又は第4の複数の指示に 設定するように構成され、

> 前記第2の回路は、第4の指示を前記エージングタイマ に基づいて、第5の複数の指示又は第6の複数の指示に 設定するように構成され、

前記消去回路は、前記エージングタイマに基づいて第3 の複数の指示又は第4の複数の指示を消去するように構 成され、前記消去回路は、エージングタイマに基づいて 第5の複数の指示又は第6の複数の指示を消去するよう に構成される、請求項3に記載のデバイス。

【請求項8】 第1の指示が、第2のセットのアドレス のうちの少なくとも1つのアドレスが第1のネットワー ク媒体を介してアクセス可能でありうることを指示し、 第2の指示が、第4のセットのアドレスのうちの少なく とも1つのアドレスが、第2のネットワーク媒体を介し てアクセス可能であり得ることを指示しない、ならば、 接続回路は、第1のネットワークセグメントから第2の ネットワークセグメントへのパケットをプロックするた めに構成されている、請求項1に記載のデバイス。

【請求項9】 第2の指示が、パケットの宛先アドレス が第2のネットワークセグメントを介してアクセス可能 でありうることを指示するならば、接続回路は、パケッ トを第1のネットワークセグメントから第2のネットワ ークセグメントに通すように構成されている、請求項1 に記載のデバイス。

【請求項10】 パケットの宛先アドレスに応じて第1 のインデックスを生成するインデックス生成回路と、 前記第1のインデックスに基づく第1の複数の指示から 第1の指示を選択する選択回路と、を更に有し、

前記選択回路が、接続回路及びインデックス生成回路に 接続される、請求項1に記載のデバイス。

【請求項11】 インデックス生成回路がハッシュ回路 を含み、第1のインデックスがパケットの宛先アドレス のハッシュ関数の結果を含む、請求項10に記載のデバ イス。

【請求項12】 ハッシュ回路が、周期冗長検査(CR C) 回路を含む、請求項11に記載のデバイス。

【請求項13】 アドレスのそれぞれのセットが、媒体

2

載のデバイス。

【請求項14】 第1のネットワーク媒体が、キャリア 検出多重アクセスプロトコルを使用するネットワークを 含む、請求項1に記載のデバイス。

【請求項15】 第1のネットワーク媒体が、衝突ドメ インネットワークセグメントを有する、請求項1に記載 のデバイス。

【請求項16】 全てのデバイスが、単一の集積回路に 装備されている、請求項1に記載のデバイス。

【請求項17】 パケットを第1のネットワーク媒体か 10 関する。 ら第2のネットワーク媒体に選択的に通す方法であっ て、前記方法が、

第1の指示及び第2の指示に基づいて第1のパケットを 第1のネットワークセグメントから第2のネットワーク セグメントへ通すか又はプロックすることを、含み、 前記第1の指示が、第1のパケットの宛先アドレスに対 応し、前記宛先アドレスを含むアドレスの第1のセット のアドレスが第1のネットワーク媒体を介してアクセス 可能でありうるかどうかを指示し、

前記第2の指示が、第1のパケットの宛先アドレスに対 応し、前記宛先アドレスを含むアドレスの第2のセット のアドレスが第2のネットワーク媒体を介してアクセス 可能でありうるかどうかを指示する、前記方法。

【請求項18】 第1の指示及び第2の指示に基づい て、第1のパケットを第1のネットワークセグメントか ら通すか又はブロックするステップが、第2の指示が、 アドレスの第2のセットにおけるアドレスが第2のネッ トワーク媒体を介してアクセス可能であり得ることを指 示するならば、パケットを第1のネットワークセグメン トから第2のネットワークセグメントに通すことを、更 30 に有する、請求項17に記載の方法。

【請求項19】 第1の指示及び第2の指示に基づい て、第1のネットワークセグメントからの第1のパケッ トを通すか又はプロックするステップが、

第1の指示が、アドレスの第1のセットのアドレスが第 1のネットワーク媒体を介してアクセス可能であり得る ことを指示し、

第2の指示が、アドレスの第2のセットのアドレスが第 2のネットワーク媒体を介してアクセス可能であり得る ことを指示しないならば、第1のネットワークセグメン トから第2のネットワークセグメントへ第1のパケット をプロックする、

ならば、第1のパケットを第1のネットワークセグメン トから第2のネットワークセグメントへプロックするこ とを更に含む、請求項17に記載の方法。

【請求項20】 第1のハッシュ値を生成するために、 第1のネットワークセグメントのノードのアドレスでハ ッシュ関数を実行し、第1のハッシュ値によって第1の 指示を指標付けする、ステップを更に含む、請求項17 に記載の方法。

【請求項21】 ハッシュ関数を実行するステップが、 第1のネットワークセグメントのノードのアドレスで周 期冗長検査を実行することを含む、請求項20に記載の

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、相互接続ネットワ ーク用デバイスの分野に関し、特に、相互接続ネットワ ークに関する自己学習機能を有するプリッジデバイスに

[0002]

【従来の技術】ローカルエリアネットワーク(LAN) がコンピュータ適用業務で使用される状況が増加してい る。LANプロトコルの1つのタイプがイーサネットプ ロトコルである。イーサネットプロトコルでは、ネット ワークは種々のセグメント即ち「衝突領域」に分けられ ている。各ネットワークセグメントは複数のノードから なっている。ノードは、ターミナル又はプリンタのよう なネットワークのデバイスである。セグメントのノード が他のノードから突き止められ得る距離は、限られてい る。例えば、セグメント内の「ファーストイーサネッ ト」では、ノードは205mまで離すことができるだけ である。2つのセグメントは、ブリッジデバイスを介し て接続することができる。プリッジは、1つのセグメン ト内で生ずる衝突が別のセグメントに影響しないように 衝突領域を隔離する。一旦、2つのセグメントの衝突領 域がブリッジによって分けられたならば、2つのノード は、同じ衝突領域にあったとしても、前にあった状態よ り遠くに離れたものとすることができる。

【0003】セグメンテーションの他の別のブリッジ機 能は、フィルタリングである。フィルタリングの目的 は、別のセグメントから入り込み、バンド幅を無駄にす る好ましくない情報のトラフィックを遮断することであ る。ブリッジは、情報をパケットの形であるセグメント から別のセグメントへ渡す。種々の基準に基づいて、ブ リッジは、いくつかのパケットを、それを受け取るとこ ろに転送しない。例えば、ブリッジと、テーブルのデー タにアクセスするための方法と、これを遠隔局間でのデ ータのルーティングのために適用することは、1990 40 年4月25日に発行された欧州特許公開番号0,36 5, 337, A2 (出願番号89310789, 6) の Marshallによる特許出願に記載されている。例 えば、LAN間接続装置は、米国特許第5, 477, 5 47号 (Sugiyama) に記載されている。

【0004】一つの基準として、パケットが同じセグメ ント (ローカルトラフィック) 内の別のノードに向けら れている場合、ブリッジはパケットを別のセグメントに 転送すべきではないとすることが好ましい。このため に、ブリッジは、特別なノードが特別なセグメントに存 50 在するかどうかに関する情報を必要とする。ブリッジが

40

この情報を得ることができる一つの方法は、各セグメントからのパケットのソースアドレスを観察し、ソースアドレステーブルのあるセグメントからのパケットが到着するとき、CPUは、多くのエントリのテーブルを探索し、行先アドレスをそれらの各々と比較しなければならない。変形実施形態としてCPUを使用して、探索及び比較機能はまた、連想記憶装置(CAM)で実施され得る。CAMを使用することは、余分なハードウェア(CAM)を要求し、ギガバイト/秒の速度を有するネットワークを基準化することは困難若しくは不可能である。FDDIブリッジフレーム学習と、フィルタリング装置と、ソースアドレスがCAMにストアされている方法とが、米国特許第5、481、540号(Gang)に記載されている。

【0005】従って、パケットが別のネットワークセグ メントに転送されるべきであるかどうか判断するため に、ブリッジの効率的で低コストの探索が必要である。 ブリッジがテーブルの情報をストアすることによってノ ードの位置を学習するならば、次いで、ノードがその後 移動されるならば、テーブルはもはや正確でなくても良 い。それゆえ、テーブルがノードの位置のより最近のビ ューを反映するように、ブリッジのテーブルの更新をす るための装置及び方法の必要性がある。ソースアドレス に関する情報を有するテーブルが、ハッシュ関数によっ て指標付けられ得る。ハッシュ関数は、エントリをアド レスに関するテーブルに指標付けするために用いられ得 る。しかしながら、ハッシュ関数の問題は、2つのアド レスが同じハッシュ値にマップし得ることである。例え ば、ハッシングが使用される相互接続ネットワークのた めのアドレス検査回路を備えるブリッジ装置は、米国特 許第5, 247, 620号 (Fukuzawa) に記載 されている。

【0006】従って、ブリッジに関する複雑性及びコストを低減させるのを助け、ネットワーク媒体間の相互接続の機能性をより効率的に提供するのを助け、他のネットワークセグメントへのローカルパケットのリークを避けるのを助け、高速ネットワークのためにスケーラブルである、デバイスの必要性がある。

[0007]

【課題を解決するための手段】本発明は、第1のネットワーク媒体を第2のネットワーク媒体に接続するためのデバイスを提供する。第1のポートは第1のネットワーク媒体に接続され、第2のポートは第2のネットワーク媒体に接続される。メモリが、第1の複数の指示と第2の複数の指示とをストアする。第1の複数の指示の指示が、それぞれのセットのアドレスに対応し、それぞれのセットのアドレスの少なくとも1つのアドレスが第1のネットワーク媒体を介してアクセス可能であり得るかどうかを指示する。第2の複数の指示の指示が、それぞれ50

のセットのアドレスに対応し、それぞれのセットのアドレスの少なくとも1つのアドレスが第2のネットワーク 媒体を介してアクセス可能であり得るかどうかを指示する。接続回路が、第1のポート、第2のポート及びメモリに接続されている。接続回路によって、ポートは第1のネットワークにパケットを通させるか又はプロックさせることができる。パケットは宛先アドレスを有する。接続回路によって、ポートは、第1の複数の指示からの第1の指示と第2の複数の指示からの第2の指示とに基づいて通し又はブロックするこ

第1の複数の指示からの第1の指示と第2の複数の指示からの第2の指示とに基づいて通し又はブロックすることができる。第1の指示は、パケットの宛先アドレスを含むアドレスのセットに対応する。第2の指示は、パケットの宛先アドレスを含むアドレスのセットに対応する。

【0008】本発明の実施形態は、パケットのソースア ドレスを読み込む第1の回路を含む。第1の回路は、第 3の指示をパケットのソースアドレスに対応する第1の 複数の指示に設定する。第2の回路は、第2のパケット のソースアドレスを第2のポートから読み込む。第2の 回路は、第4の指示を第2の複数の指示に設定する。第 4の指示は、第2のパケットのソースアドレスに対応す る。本発明の実施形態は、中央演算処理装置 (CPU) が指示をメモリに設定することができる、メモリに対応 するCPUインターフェースを含む。本発明の実施形態 は、古いエントリをメモリから消去する、メモリに対応 する消去回路を含む。本発明の実施形態は、エージング タイマ及びメモリに対応するエージングタイマ及び消去 回路を含む。本発明のこの実施形態では、第1の複数の 指示は、第3の複数の指示と第4の複数の指示とを含 む。第1の回路は、第3の指示をエージングタイマに基 づいて第3の複数の指示及び第4の複数の指示に設定す るように構成されている。消去回路は、エージングタイ マに基づいて第3の複数の指示及び第4の複数の指示を 消去するように構成されている。本発明の実施形態で は、第1の指示が、第2のアドレスのセットの少なくと も1つのアドレスが第1のネットワーク媒体を介してア クセス可能であり得ることを示し、第2の指示が、第4 のアドレスのセットの少なくとも1つのアドレスが第2 のネットワーク媒体を介してアクセス可能であり得るこ とを指示しない、ならば、接続回路は、パケットを第1 のネットワークセグメントから第2のネットワークセグ メントにプロックするように構成される。

【0009】本発明の変形実施形態では、第2の指示が、パケットの宛先アドレスが第2のネットワークセグメントを介してアクセス可能であり得ることを指示するならば、接続回路は、第1のネットワークセグメントから第2のネットワークセグメントにパケットを通すように構成される。本発明の変形実施形態は、パケットの宛先アドレスに対応する第1のインデックスを生成するインデックス生成回路と、第1のインデックスに基づいて

第1の複数の指示から第1の指示を選択するセレクタ回 路とを含む。セレクタ回路は、接続回路とインデックス 生成回路とに接続される。本発明の変形実施形態では、 インデックス生成回路はハッシュ回路を含み、第1のイ ンデックスはパケットの宛先アドレスのハッシュ関数の 結果を含む。

【0010】本発明の変形実施形態では、アドレスのそ れぞれのセットが、媒体アクセス制御 (MAC) アドレ スを含む。本発明の変形実施形態では、第1のネットワ ーク媒体は、キャリア検検出多重アクセスプロトコルを 使用するネットワークを含む。本発明の別の実施形態で は、第1のネットワーク媒体は衝突ドメインネットワー クセグメントを含む。変形実施形態は、第1のネットワ ーク媒体を第2のネットワーク媒体に接続するための媒 体アクセス制御 (MAC) 層デバイスである。第1のポ ートは、第1のネットワーク媒体に接続される。第2の ポートは、第2のネットワーク媒体に接続される。メモ リは、第1のテーブル及び第2のテーブルを有する。第 1の回路は、第1のポートからの第1のパケットを監視 し、エントリを第1のパケットに対応して第1のテープ ルに設定する。第1のテープルのエントリは、第1のポ ートからの第1のパケットのソースアドレスに基づいて 指標付けされる。第1のテーブルの少なくとも1つのエ ントリは、1以上のアドレスにマップされる。第2の回 路は、第2のポートからの第2のパケットを監視し、エ ントリを第2のパケットに対応して第2のテーブルに設 定する。第2のテーブルのエントリは、第2のポートか らの第2のパケットのソースアドレスに基づいて指標付 けされる。第3の回路は、第1のポートからの第1のパ ケットの宛先アドレスに基づいて、第1のテーブルから の第1のエントリ及び第2のテーブルからの第2のエン トリを選択する。第1のポートからの第1のパケットの ソースアドレスは、MACアドレスを有し、第2のポー トからの第2のパケットのソースアドレスは、MACア ドレスを有する。第3の回路は、第1のエントリが設定 されておらず、若しくは、第1のエントリ及び第2のエ ントリの両方が設定されているならば、第1のパケット を第1のポートから第2のポートに通す。

【0011】本発明は、ノード間の距離が衝突ドメイン 制限を越えて拡張することができるように、ファースト ・イーサーネット・リピータを互いにリンクさせるため に経済的な解を与えるのを助ける。ブリッジによって結 合された衝突ドメインネットワークを設計することによ って、柔軟性が達成される。自己学習は、デバイスをプ ログラミングする必要を取り除くのを助ける。学習及び フィルタリング方法は、専用CAMハードウェアの必要 性を取り除くのを助ける。本発明の他の態様及び利点 は、図面、詳細な説明及び特許請求の範囲から理解する ことができ得る。

[0012]

【発明の実施の形態】本発明の好ましい実施形態の詳細 な説明を、図を参照して行う。図1は、本発明の実施形 態のアーキテクチャと、本発明の使用に関するコンテキ ストを図示する。セグメント20、24、26、28及 び30は、プリッジデバイス21を介して相互接続され ている。ブリッジデバイス21は、セグメント20、2 4, 26, 28及び30から情報を受け、かかる情報を 他のセグメントに渡すかどうか判断する。パケットはロ ーカルアドレス(パケットが生成されたセグメント内 部)、又は、非ローカルアドレス(パケットが生成され たセグメントの外部)に送られる。ブリッジ21は、ロ ーカルアドレスに宛先付けされたパケットをプロック し、非ローカルアドレスに宛先付けされたパケットを渡 すのを助ける。フィルタ44は、パケットをあるネット ワークセグメントから別のネットワークセグメントに選 択的にブロックし、または、渡す。

【0013】種々のポート32,34,36,38,4 0及び42に受け入れられたパケットのソースアドレス を観察することによって、ブリッジデバイス21は、ネ ットワークセグメントがアドレスに関係していることを 学習する。ブリッジデバイス21が新しいパケットを受 け取るとき、ブリッジデバイス21は、パケットのソー スアドレスに関するアドレスの位置のその知識を更新 し、また、パケットの宛先アドレスに基づいたパケット を転送するかどうか決定する。図1は、合計6つのネッ トワークセグメント (20, 24, 28, 22, 26及 び30)を相互接続するブリッジを示す。変形実施形態 のブリッジ21は、別の数のネットワークセグメントを 相互接続するために実行され得る。例えば、ブリッジ2 1は、合計2つのネットワークセグメントを相互接続す るように設計され得る。ある好ましい実施形態では、ブ リッジ21は、2つのネットワークセグメントに関する 制御回路を含む単純な集積回路を含む。図2は、本発明 に関するパケットを渡すためのプロックを示すプリッジ デバイスの概略ブロック図である。図2は、ネットワー クノード46、48、50及び52を含むネットワーク セグメントA53と、ネットワークノード54,56, 58,60及び62を含む第2のネットワークセグメン トB55と、ネットワークセグメント53と55を相互 接続するブリッジデバイス45とを含む。ブリッジデバ イス45は、フィルタ64、及び、動的テーブルA0 66と、動的テーブルA1 68と、静的テーブルA 70と、動的テーブルBO 72と、動的テーブルB1 74と、静的テーブルB 76とを有するメモリ65 を含む。フィルタ64は、動的テーブルA0 66と、 動的テーブルA1 68と、静的テーブルA 70と、 動的テーブルB0 72と、動的テーブルB1 74 と、静的テーブルB 76に含まれる情報に基づいて、 パケットをネットワークセグメントA53からネットワ 50 ークセグメントB55に渡すかどうか判断する。テープ

ルは、ノードがプリッジの特別なサイドに存在するかど うかの指示を含む。指示がハッシュ値に基づいて指標付 けされているので、2つの異なるアドレスが同じハッシ ュ値にマップされ得るという可能性がある。この可能性 のために、正の指示がネットワークセグメントAからの パケットのアドレスに対応するサイドAテーブルに見つ けられるならば、フィルタはまた、サイドBテーブルを チェックする。図3は、本発明に関する学習のためのプ リッジデバイス45の概略プロック図である。図3は、 ソースアドレス78と宛先アドレス80とを含むセグメ ントAからのパケットと、ソースアドレス82と宛先ア ドレス84とを含むセグメントBからのパケットとを示 す。プリッジ45は、ハッシュ回路86と、動的テープ ルA0 66と、動的テーブルA1 68と、静的テー ブルA 70と、ハッシュ回路88と、動的テーブルB 0 72と、動的テーブルB1 74と、静的テーブル B 76とを含む。

【0014】ブリッジデバイス45がアドレスを学習す るとき、パケットのソースアドレスに対応する指示は、 パケットが発信されるネットワークセグメントに関する テープルにストアされる。ソースアドレス78は、ハッ シュ値を生成するためにハッシュ回路86によってハッ シュされ、指示は、テーブルA0 66又はテーブルA 1 68のいずれかのハッシュ値によって指標付けされ **てストアされる。セグメントB55からのソースアドレ** ス82は、ハッシュ値を生成するためにハッシュ回路8 8によってハッシュされ、指示は、テーブルB0 72 又はB1 74のいずれかにストアされ、ハッシュ値に よって指標付けられる。ブリッジ45の各サイドの複数 の動的テーブルの使用によって、テーブルの古いエント リをエージング及びフラッシングさせることができる。 例えば、古い指示が動的テーブルA1 68にストアさ れている間、新しい指示を動的テーブルA0 66にス トアすることができ得る。ある時間(例えば、5分) 後、テーブルA1 68からの古いエントリが消去さ れ、次いで、動的テーブルA0 68が古いテーブルに なり、新しいエントリが動的テーブルA1 68に書き 込まれる。同様に、動的テーブルB0 72及び動的テ ープルB1 74は、指示をエージングすることがで き、且つ、古い指示を消去することができるように使用 される。静的テーブルA70及び静的テーブルB76 は、それらの存在が動的テーブルに記録されないよう に、それらのネットワークノードがそれらの存在を正常 にプロードキャストしないとき、ノードがプリッジの特 定のサイドに存在するかどうかの指示を提供するために CPUによって書き込まれる。

【0015】図4は、本発明に関するブリッジデバイスのより詳細なブロック図である。図4は、セグメントA90からのソースアドレス94と、セグメントA90からの宛先アドレス96と、セグメントB164からのソ 50

ースアドレス128と、セグメントB164からの宛先 アドレス130と、セグメントA90又はセグメントB 164から生成されるパケットをフィルタリングするた めの支援回路とを含む。ポート92は、ネットワークセ グメントA90に接続され、パケットをセグメントA9 0から受け取る。ポート92は、パケットをストアする ためにバッファ126に接続される。ポート92は、ソ ースアドレス94をハッシュ回路98に提供する。ソー スアドレス94、宛先アドレス96、宛先アドレス13 0及びソースアドレス128は、各々6バイトMACレ ベルアドレスである。ハッシュ回路98は、6バイトソ ースアドレス94に応じて8ビットハッシュ値を提供す る。ハッシュ回路98は、アドレスデコーダ100に接 続される。アドレスデコーダ100は、エージングスイ ッチ102を介して、動的テーブルA0 66と動的テ ーブルA1 68とに接続される。動的テーブルA0 66及び動的テーブルA1 68は、指示に対応するソ ースアドレスがネットワークセグメントA90に存在す ることを指示するために、ハッシュ回路98によって生 成されるハッシュ値によって指標付けされた指示をスト アする。エージングスイッチ102は、タイマ104に 接続され、テーブルA0 66又はテーブルA1 の指示がストアされるように制御する。消去回路106 は、動的テーブルA0 66と動的テーブルA1 68 とに接続され、タイマ104に基づいて動的テーブルの 古いエントリを消去する。

【0016】ハッシュ回路108は、ポート92に接続 され、セグメントA90からのパケットから宛先アドレ ス96を受け取り、ハッシュ値を形成するために宛先ア ドレスをハッシュする。ハッシュ回路108からのハッ シュ値は、ハッシュテーブルに指標付けし、ハッシュ値 に対応する指示を得るのに使用される。 ハッシュ回路 1 08は、アドレスデコーダ110と、アドレスデコーダ 112と、アドレスデコーダ114と、アドレスデコー ダ116と、アドレスデコーダ118と、アドレスデコ ーダ120とに接続される。アドレスデコーダ110 は、動的テーブルA0 66に接続される。アドレスデ コーダ112は、動的テーブルA1 68に接続され る。アドレスデコーダ114は、静的テーブルA70に 接続される。アドレスデコーダ116は、動的テーブル B0 72に接続される。アドレスデコーダ118は、 動的テーブル174に接続される。アドレスデコーダ1 20は、静的テーブルB76に接続される。判断回路1 22の入力は、アドレスデコーダ110と、アドレスデ コーダ112と、アドレスデコーダ114と、アドレス デコーダ116と、アドレスデコーダ118と、アドレ スデコーダ120とに接続されている。判断回路122 の出力は、スイッチ124を介して、パスの制御に接続 されている。スイッチ124を介するパスの入力は、バ ッファ126に接続される。スイッチ124を介するパ

30

スの出力は、セグメントB164に接続されるポート162に接続される。

【0017】セグメントB164は、ポートB162に 接続される。ハッシュ回路132は、ソースアドレス1 28をポート162から受け取る。ハッシュ回路132 は、アドレスデコーダ134に接続され、ハッシュ値を アドレスデコーダ134に提供する。アドレスデコーダ 134は、アドレスデコーダ134からのハッシュ値に よって指標付けされたテーブルB0 72又はテーブル B1 74に指示を書き込むために、エージングスイッ チ136を介して動的テーブルB0 72と動的テープ ルB1 74とに接続される。エージングスイッチ13 6は、タイマ138に接続され、タイマ138に依存し て書き込まれるテーブル指示を制御する。消去回路14 0は、動的テーブルB072と動的テーブルB1 74 に接続され、それぞれのテーブルの古いエントリを消去 する。CPUインターフェース166は、CPUと、静 的テーブルA70及び静的テーブルB76とに接続さ れ、CPUインターフェースによってCPUが静的テー ブル内にエントリを書き込むことができる。

【0018】ハッシュ回路141は、宛先アドレス13 0を受け取り、宛先アドレス130に対応したハッシュ 値を提供するためにポート162に接続される。ハッシ ュ回路141は、アドレスデコーダ142と、アドレス デコーダ146と、アドレスデコーダ148と、アドレ スデコーダ150と、アドレスデコーダ152と、アド レスデコーダ154とに接続されている。アドレスデコ ーダ142は、動的テーブルB0 72に接続される。 アドレスデコーダ146は、動的テーブルB174に接 続される。アドレスデコーダ148は、静的テーブルB 76に接続される。アドレスデコーダ150は、動的テ ープルA0 66に接続される。アドレスデコーダ15 2は、動的テーブルA1 68に接続される。アドレス デコーダ154は、静的テーブルA70に接続される。 判断回路156の入力は、アドレスデコーダ142と、 アドレスデコーダ146と、アドレスデコーダ148 と、アドレスデコーダ150と、アドレスデコーダ15 2と、アドレスデコーダ154とに接続されている。判 断回路156の出力は、回路158を介してパスの制御 入力に接続される。回路158を介するパスはバッファ 160とポート92とに接続される。

【0019】書込制御状態機械168は、ソースアドレスに対応する指示を書き込む間、ブリッジの作動を制御する。読取制御状態機械170は、指示を読み込み、ネットワークセグメントからのパケットを通し又はブロックすることを制御する。セグメントA90からの新しいパケットがポート92に到着したとき、パケット94のソースアドレスは、8ビットハッシュ値を生成するためにハッシュされる。1ビット指示が、動的テーブル(動的テーブルA0 66又は動的テーブルA1 68)の50

12

うちの一つにストアされる。この1ビット指示は、パケ ットのソースアドレスをハッシュすることによって得ら れるハッシュ値によって指標付けされる。各テーブル は、256の可能なハッシュ値に対応するエントリを提 供するために256の1ビットエントリを含む。テープ ルA0 66又はテープルA168は、タイマ104に 依存してエージングスイッチ102によって制御される 際に、別々に書き込まれる。この仕方では、動的テープ ルA0 66及び動的テーブルA1 68は、稼働中の テーブル及び履歴テーブルの役割を果たすように別々で ある。の役割を果たすように交互である。タイマが5分 後に期限切れになったとき、より古いエントリ(履歴テ ーブル)を有するテーブルは消去回路106によって消 去される。次いで、履歴テーブルは稼動テーブルとな り、エントリは、次の5分間の間に、その中に書き込ま れる。同様に、ネットワークBからのパケットのソース アドレスは、ハッシュ値を得るためにハッシュされ、指 示(1ビット)は、ソースアドレスに対応するアドレス がサイドBに存在することを示すために、動的テーブル B0 72か動的テーブルB1 74のいずれかにスト アされる。また、動的テーブルB0 72及び動的テー ブルB1 74は、古い指示をエージングし且つ消去す ることを行うための指示を書き込むために別々に使用さ れる。静的テーブルA70及び静的テーブルB76は、 普段はパケットをブロードキャストしないノードに対応 する指示をストアし、従って、通常は、対応する指示を 動的テーブルに有していない。CPUは、CPUインタ ーフェース166を介して指示を静的テーブルA70及 び静的テーブルB76に書き込む。判断回路122は、 パケットがセグメントA90からセグメントB164に 渡されるかどうか制御する。パケットがセグメントAか らセグメントBに渡されたかどうかは、静的テーブル及 び動的テーブルにストアされた指示に基づいて判断回路 122によって判断される。同様に、パケットがセグメ ントBからセグメントAに渡されたかどうかは、静的テ ープル及び動的テーブルの指示に基づいて判断回路15 6によって判断される。

【0020】パケットがネットワークセグメントから到着したとき、指示は、そのパケットのソースを示すために、対応する動的テーブルにストアされる。パケットの宛先アドレスは、パケットが宛先アドレスに対応するテーブルの指示に基づいた別のネットワークセグメントに転送されるべきかどうか判断するのに用いられる。図5は、判断回路及び、本発明によるネットワークAからのパケットのためのパススルー回路の回路図である。ORゲート184の入力は、アドレスレコーダ112を介して動的テーブルA70と、アドレスレコーダ112を介して動的テーブルA1 68と、アドレスレコーダ11

30

14

0を介して静的テーブルB76と、アドレスレコーダ1 16を介して動的テーブルB072と、アドレスレコー ダ118を介して動的テーブルB1 74とに接続され ている。ORゲート184の出力は、NANDゲート1 86の入力に接続されている。 ORゲート180の出力 は、インバータ182の入力に接続されている。インバ ータ182の出力は、NANDゲート186の入力に接 続されている。NANDゲート186の出力は、パスス ルー回路が、パケットに対応する指示が静的テーブルB 76、動的テーブルB0 72又は動的テーブルB1 7.4に設定されているならばパケットを通すことがで き、対応する指示が静的テーブルA70、動的テーブル A1 68及び動的テーブルA0 66に設定されてい なければパケットを通すようにパススルー回路124の 制御に接続されている。

【0021】図6は、判断回路及び、本発明によるネッ トワークBからのパケットのためのパススルー回路の回 路図である。ORゲート190の入力は、アドレスレコ ーダ154を介して静的テーブルA70と、アドレスレ コーダ152を介して動的テーブルA1 68と、アド レスレコーダ150を介して動的テーブルA0 66と に接続されている。ORゲート194の入力は、アドレ スレコーダ148を介して静的テーブルB76と、アド レスレコーダ142を介して動的テーブルB074と、 アドレスレコーダ146を介して動的テーブルB1 7 4とに接続されている。ORゲート190の出力は、イ ンバータ192の入力に接続されている。ORゲート1 94の出力は、NANDゲート196の入力に接続され ている。NANDゲート196の出力は、パススルー回 路158の制御に接続されている。判断回路156は、 パケットがネットワークセグメントB164をネットワ ークセグメントA90に通すかどうかを制御する。

【0022】図7は、本発明によるパススルー規則を図 示する。番号0は、指示が特定のテーブルに設定されて いないことを表わしており、例えば、A0の下の第1の エントリは0である。このことは、対応する指示が現在 の設定でないことを表わしている。番号1は、対応する 指示が設定されていることを示す。例えば、A0の下の 第2のエントリは1であり、A0の対応するエントリが 設定されていることを示す。文字「X」は、「X」で示 される対応する値が関連性のない特定の行に関して示し ており、それが0であろうと1であろうと、その結果は 同じである。第1行では、(イネーブルカラムENの1 によって表わされているように) チャートは割込み可能 なパススルーを示し、AOの対応するエントリが設定さ れていないとき、A1は設定されておらず、静的テープ ルAは設定されていない。チャートの第1行に表わされ ている特定の状態に関して、BO、B1及び静的テープ ルの値は、対応するエントリのXによって表わされてい るように無関係である。従って、セグメントAノードに 50 によって指標付けされるテーブルA0 66の位置にフ

対応するテーブルが対応する指示で設定されていなけれ ば、パケットはセグメントAからセグメントBに通さ れ、セグメントBに対応するいかなるテーブルもが対応 する指示で設定されているならば、パケットはセグメン トAからセグメントBに通される。図7の下半分は、パ ケットをセグメントB164からセグメントA190に 通すための規則を示す。図8は、本発明によるテーブル を有するエントリストアと選択回路のブロック図であ る。アドレスデコーダ100及びアドレスデコーダ11 0は、マルチプレクサとして各々実行される。ハッシュ 回路98は、第1のハッシュ値を生成するためにソース アドレス96をハッシュする。第1のハッシュ値は、エ ントリを動的テーブルA0 66に書き込むために、ア ドレスデコーダ100によって使用される。動的テープ ル66に書き込まれたエントリは、ハッシュ回路98に よって提供される第1のハッシュ値によって指標付けさ れる。宛先アドレス94は、第2のハッシュ値を生成す るために、ハッシュ回路108によってハッシュされ る。第2のハッシュ値は、動的テーブルA0 66から の宛先アドレス94に対応する指示を選択する際、アド レスデコーダ110によって使用される。6バイトアド レス (MACアドレス) が8ビットハッシュ値内にハッ シュするのに使用されるので、2又はそれ以上のアドレ スが同じハッシュ値にハッシュする可能性がある。従っ て、第2ハッシュ値が設定されているならば、それは宛 先アドレス94と等しいソースアドレスを有するパケッ トに対応して設定されることがあり、宛先アドレス94 と等しくないが同じ8ビットハッシュ値にハッシュする ソースアドレスを有するパケットによって設定され得 る。

【0023】図9は、本発明によるテーブルのブロック 図である。動的テーブルA0 66は、ブリッジデバイ スによって使用される他のテーブル(動的テーブルA1 68、動的テーブルBO 72、動的テーブルB1 74、静的テーブルA70及び静的テーブルB76)と 同じ方法で構築される。テーブルA0 66は合計25 6のエントリを含み、各エントリは、アドレスのセット のうちの少なくとも1つのアドレスがブリッジの特定の サイドに存在するかどうかの指示に対応する。256の 指示の間の各指示は、1ビット値としてストアされる。 各1ビット値は、例えば、フリップフロップ200-0 のような、単一のDフリップフロップによってストアさ れる。従って、動的テーブルA0は、フリップフロップ 200-7を介するフリップフロップ200-0と、フ リップフロップ202-7を介するフリップフロップ2 02-0と、合計256のフリップフロップを有する他 のフリップフロップとを含む。指示は、アドレスデコー ダ100によってテープルA0 66に選択されるにつ れて、ハッシュ回路98によって生成されたハッシュ値 リップフロップを設定することによってテーブルA 0 6 6 内に書き込まれる。テーブルA 0 は、テーブルA 0 を含む全てのフリップフロップをクリアすることによって消去される。テーブルは、32の8 ビットレジスタからなる。図9に示した各カラムは8 ビットレジスタからなり、例えば、行はフリップフロップ200-7を介するフリップフロップ200-0からなる。リセット後、

30

40

50

対応するサイドに受け入れられた全てのパケットが転送 される方法で、全てのテーブルは「O」にクリアされ る。静的テーブルエントリは設定され、外部CPUによってクリアされる。動的テーブルは選定され、学習及び エージングプロセス中にクリアされる。

【0024】図10aは、本発明の実施形態によるハッ シュ関数のプロック図である。非マルチキャスト及び非 プロードキャストパケットの宛先アドレス210の最初 の6バイトは、IEEE規格802. 3イーサネット周 期冗長検査(CRC)ファンクション(プロック21 2) を介して送られる。32ビットCRC値214は、 CRCファンクション212から生じる。32ビットC RC値214の最上位の8ビットは、ラッチされる(ブ ロック216)。これらの8ビットは、指示(1ビッ ト)をテーブル (例えば、動的テーブルA0 66、動 的テーブルA1 68、動的テーブルB0 72又は動 的テーブルB1 74) に指標付けするためにデコード される。デコードのために、最下位の5ビット (アイテ ム219)は、テーブル (例えば、動的テーブルA0 216) の32のレジスタの間の1つのレジスタに指標 付けし、最上位の3ビット(アイテム220)は、選択 されたレジスタのビットに指標付けする。図10aに示 された例では、宛先アドレスはレジスタ21、ビット2 にハッシュするのが分かる。ハッシュ関数はまた、テー ブルにストアされた指示をストアするためにソースアド レスをハッシュし、指示を静的テーブル(政敵テーブル A70及び静的テーブルB76)から得るために宛先ア ドレスをハッシュするために使用される。

【0025】図10bは、周期冗長検査(CRC)回路のブロック図である。アドレスビットは、媒体独立インターフェース(MII)460から得られ、8ビットハッシュ値482を生ずるためにCRC回路によって処理される。CRC回路は、レジスタ462及び464と、排他的論理和(XOR)論理ブロック466、476、478及び480と、Dフリップフロップ468、470、472及び474とを含む。MII460からのアドレスビットはレジスタ462によって受け入れられる。レジスタ462の出力は4ビット値であり、レジスタ464の入力とXOR466の入力とに接続される。レジスタ464の出力は4ビット値であり、XOR466への8ビット入力として、レジスタ462からの出力と結合される。XOR466の出力は、XOR476の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR478の入力と、XOR480の入力

16

と、Dフリップフロップ474の入力とに接続される。 XOR476の出力は、Dフリップフロップ468の入力に接続される。Dフリップフロップ468の出力は、 8ビットハッシュ値482として、XOR466の入力に接続される。XOR478の出力は、Dフリップフロップ470の入力に接続される。Dフリップフロップ470の出力は、XOR476の入力に接続される。XOR480の出力はDフリップフロップ472の出力はXOR478の入力に接続される。Dフリップフロップ474の

出力はXOR480の入力に接続される。

【0026】CRCハッシュ関数をここに記載したけれども、他の決定性ランダム化関数が、指示をテーブルに指標付けすることによってインデックス値を生成するのに使用されることができることは明らかである。周期冗長検査の議論に関しては、ローカルエリアネットワークに関するAmerican Standard IEEE規格: ANSI/IEEE Std 802.3-1985 ISO Draft International Standard 8802/3: Carrier Sense Multiple Access with Collision De tection (CSMA/CD) Access Method and Physical Layer Specifications, Technical Committee on Computer Communications of the IEEE Computer Society (1983年6月24日承認、American National Standards In stitute 1984年11月21日IEEE規格会議)を参照し、これを参考文献としてここに組み入れる。特にその文献の3.2.8章を参照のこと。

【0027】図11は、本発明によるフィルタリング関 数を図示するチャートである。自己学習モードが選択さ れている1乃至16の場合では、ブロックされているパ ケットの番号が、各個別のケースによってフィルタリン グされるそれらと、並びに、自己学習テーブルによって 拒否されたそれらとを含む。逆フィルタリングオプショ ンが起動されるならば (ケース17, 18, 19)、ブ ロードキャスト又はマルチキャストパケットだけが転送 され、パケットの残りはフィルタリングオプションの設 定にかかわらずプロックされる。プロードキャストフィ ルタでは、48ビット宛先アドレスに全て「1」を持っ たパケットは転送されない。マルチキャストパケットフ ィルタでは、グループアドレスビットに「1」を持った パケットは転送されず、これはプロードキャストパケッ トを含まない。自己アドレッシングパケット(DA=S A)フィルタでは、同じ宛先アドレスとソースアドレス をもったパケットは転送されない。逆ブロードキャスト フィルタでは、48ビット判断アドレスに全て「1」を 持ったパケットだけが転送される。逆マルチパケットフ ィルタでは、グループアドレスであるがプロードキャス トアドレスでないものに「1」を持ったパケットだけ が、転送される。

【0028】256ビット静的ハッシュフィルタでは、 2つの静的ハッシュフィルタテーブルSTATA及びS

18

TATBがある。ポートAからの非マルチキャスト/ブ ロードキャストパケットの宛先アドレスは、対応するビ ットをSTATA及びSTATBに提供するために、上 述したようにハッシュされる。STATAに指標付けさ れたビットが「1」に設定され、且つ、STATBの対 応するビットが「1」に設定されないならば、このパケ ットはポートB内に転送されないようにブロックされ る。STATAの指標付けされたビット及びSTATB の対応するビットが共に「1」に設定されるならば、パ ケットはブロックされない。ポートBからポートAにフ ィルタリングするハッシュは、同じ方法で働く。図12 は、本発明によるネットワークAからのパケットに関す る自己学習及びフィルタリングを図示するフローチャー トである。第1のパケットは、セグメントAから受信さ れる (ステップ246)。テーブルAでは、パケットの ソースアドレスに対応する指示がストアされている。次 のテーブルAは、テーブルAの指示がパケットの宛先ア ドレスに対応して存在するかどうか判断するためにチェ ックされる。パケットへの宛先アドレスに対応するテー ブルAの指示が存在しないならば、次いで、パケットは 20 ネットワークセグメントBに通される(ステップ25 6)。パケットの宛先アドレスに対するテーブルAの指 示が存在しているならば、次いで、パケットの宛先アド レスに対応するテーブルBの指示が存在するかどうか判 断される(ステップ252)。パケットの宛先アドレス に対応するテーブルBの指示が存在しているならば、次 いで、パケットはネットワークセグメントBに通される (ステップ256)。パケットの宛先アドレスに対応す るテーブルBの指示が存在していないならば、次いで、 パケットはブロックされる (ステップ254)。従っ て、パケットの宛先アドレスに対応するテープルAの指 示が存在していないならば、次いで、テーブルBはチェ ックされない。さもなければ、テーブルBはチェックさ れる。同じハッシュ値にハッシュするアドレスのセット の別のアドレスが、セットされ得るテーブルAの指示の 原因となっている状況を説明するのを助けるために、パ ケットの宛先アドレスに対応するテーブルAの指示が存 在するならば、テープルBはチェックされる。

【0029】図13は、本発明によるネットワークBか らのパケットに関して自己学習し、フィルタリングする ことを図示するフローチャートである。パケットをネッ トワークセグメントBから受け取る(ステップ25 8)。指示をパケットのソースアドレスに対応するテー プルAにストアする (ステップ260)。テープルB は、パケットの宛先アドレスに対応する指示がテーブル Bに存在するかどうか判断するためにチェックされる (ステップ262)。パケットの宛先アドレスに対応す るテーブルBの指示が存在しないならば、次いで、パケ ットをネットワークセグメントAに通す(ステップ26

指示が存在するならば、次いで、テーブルAは、パケッ トの宛先アドレスに対応する指示がテーブルAに存在す るかどうか判断するためにチェックされる (ステップ2 64)。パケットの宛先アドレスに対応するテーブルA の指示が存在するならば、次いで、パケットをネットワ ークセグメントAに通す(ステップ268)。パケット の宛先アドレスに対応するテーブルAの指示が存在しな いならば、次いで、パケットをプロックする(ステップ 266)。

【0030】図14は、本発明によるネットワークセグ メントAからのパケットに関する自己学習及びフィルタ リングを図示するより詳細なフローチャートである。パ ケットをサイドAから受け取る(ステップ270)。ソ ースハッシュ値を形成するために、サイドAからのパケ ットのソースアドレスをハッシュする(ステップ27 2)。ソースハッシュ値に基づいてテーブルAO又はテ ーブルA1にビットを設定する(ステップ274)。次 に、宛先ハッシュ値を形成するために、宛先アドレスを ハッシュする (ステップ276)。次に、これらのテー ブルのいずれもが宛先ハッシュ値に対応する指示ビット セットを有するかどうか判断するために、テーブルA O、A1及びSTATAをチェックする。これらのテー ブルのいずれもが宛先ハッシュ値に対応するビットセッ トを有しないならば、次いで、パケットをセグメントB に通す(ステップ284)。テーブルA0、A1又はS TATAのうちの少なくとも1つが、宛先ハッシュ値に よって指標付けされたエントリにピットセットを有する ならば、次いで、宛先ハッシュ値に対応する位置でテー プルBO、B1及びSTATBをチェックする(ステッ プ280)。宛先ハッシュ値によって指標付けされた対 応するビットのうちの少なくとも1つがテーブルB0, B1又はSTATBに設定されているならば、次いで、 パケットをセグメントBに通す(ステップ284)。B 0、B1又はSTATBのいずれかに宛先ハッシュ値に よって指標付けされたビットセットがないならば、次い で、パケットをブロックする(ステップ282)。 【0031】ステップ274では、ビットは、エージン

グタイマに依存するテーブルAO又はテーブルA1のい ずれかに設定される。この仕方では、テーブルA0及び A1は、より古い指示のセット及び指示のより新しいセ ットをストアさせることができる。所定時間(5分) 後、より古いテーブルのエントリが消去され、次いで、 新しいテーブルが古いテーブルとなり、次いで、新しい エントリが、以前のより古いテーブルに書き込まれ得 る。エージングタイマは、フラッシュされる前に、動的 ハッシュテーブルを保持するためのインターバル時間を 決定するのに使用される。エージングタイマのインター バルは、ピンを調節することによって、又は、本発明の 集積回路の実施形態のエージングタイマレジスタをプロ 8)。パケットの宛先アドレスに対応するテーブルBの 50 グラミングすることによって選択される。本発明の一の

実施形態では、最小エージング時間は5分であり、最大 は1275分である。変形実施形態では、エージングタ イマは、古いエントリのフラッシングが生じないよう に、ターンオフされ得る。他の可能なエージング時間設 定を有する本発明の他の実施形態が可能である。

【0032】図15は、本発明によるネットワークBか らのパケットに関する自己学習及びフィルタリングを図 示するより詳細なフローチャートである。パケットをサ イドBから受け取る(ステップ288)。ソースハッシ ュ値を形成するために、サイドBからのパケットのソー スアドレスをハッシュする (ステップ290)。テーブ ルB0又はテーブルB1のビットが、ステップ290で 得られたソースハッシュ値に対応して設定される(ステ ップ292)。宛先ハッシュ値を形成するために、パケ ットの宛先アドレスをハッシュする(ステップ29 4)。宛先ハッシュ値に対応するビットが、テーブルB O、テーブルB1又はテーブルSTATBのいずれかに 存在するかどうか判断する。宛先ハッシュ値によって指 標付けされた対応する宛先ビットが、テーブルBO、テ ープルB1又はテーブルSTATBに設定されていなけ れば、次いで、パケットをセグメントAに通す(ステッ プ302)。宛先ハッシュ値によって指標付けされた対 応するエントリがテーブルB0、テーブルB1又はST ATBに存在するならば、次いで、それらが宛先ハッシ ュ値によって指標付けされた指示ビットを含むかどうか 判断するために、テーブルAO、テーブルA1及びテー プルSTATAをチェックする (ステップ298)。指 示が、テーブルA0、テーブルA1又はSTATAの宛 先ハッシュ値によって指標付けされたセットであるなら ば、次いで、パケットをセグメントAに通す(ステップ 302)。宛先ハッシュ値によって指標付けされた指示 がテーブルAO、テーブルA1又はSTATAのセット でないならば、次いで、パケットをブロックする(ステ ップ300)。

【0033】図16は、本発明による媒体アクセス制御 (MAC) プロックを備えるブリッジデバイスの概略ブ ロック図である。ブリッジデバイス324は、受信MA C326と、転送MAC328と、受信MAC330 と、転送MAC332と、ハッシュフィルタ338と、 バッファ管理プロック340と、バッファB334と、 バッファA336とを含む。受信MAC326は、パケ ットを第1のネットワークから受け取り、パケットをバ ッファB334に入れる。転送MAC332は、パケッ トをバッファB334から第2のネットワークに転送す る。受信MAC330は、パケットを第2のネットワー クから受け取り、それらのパケットをバッファA336 内に入れる。転送MAC328は、パケットをバッファ A336から第1のネットワークに転送する。ハッシュ フィルタ338は、パケットが、第1のネットワークか ら第2のネットワークに通されたか、若しくは、第2の 50 又は、64バイトストア及び転送のいずれかである。完

ネットワークから第1のネットワークに通されたかどう かを制御し、かかる第1のネットワークは、パケットの 宛先アドレスのハッシュ値に基づき、及び、パケットの アドレスに対応する指示をストアするテーブルに基づ く。バッファ管理340は、バッファB334及びバッ ファA336を管理する。MACは、半二重及び全二重 の実施形態で完全に I E E E 8 0 2. 3 準拠である。

20

【0034】図17は、本発明によるバッファの概略図 である。バッファ344は、ポートA及びポートBに結 合されたネットワークセグメントからのパケットをスト アする。メモリは、2つのセクションに分割される。セ クションAは、ポートAに関するバッファを受け入れ、 セクションBはポートBに関する。バッファ344は6 4KBのサイズからなる。ポートAからのパケット(例 えば、パケット346、348、350) はバッファ3 44の第1の32KBにストアされる。ネットワークセ グメントBからのパケット(例えば、パケット352, 354) は、バッファ344の第2の32KBにストア される。バッファは高速(20nsec又はそれ以上) SRAMで実行される。最小でも16KBのバッファメ モリが必要であるが、256KBバッファが、より高性 能に関しては好ましい。各セクションのサイズは、外部 ピンを介して構成される。変形実施形態では、バッファ のセクションが一旦いっぱいになったときに動的バッフ ア割り当てをすることができるように、自動サイジング を使用することができる。図18は、割り当てがポート AとポートBとの間で1対1であるバッファ344の内 部構造を示す。各バッファの最後のワードは状況ストレ ージである。パケットを受信した後、ブリッジは、パケ ット長をストレージに書き込む。不良パケットをエンド で拒絶し、バッファを再生する。リセット後、両サイド は100Mpsで選択され、A及びBのバッファサイズ は等しい。最小サイズのパケットバッファは2KBであ る。バッファメモリは4つのモードを有する:

- (1) Aから受信し、Bに転送する
- (2) Bから受信し、Aに転送する
- (3) Aから受信し、Bから受信する
- (4) Aに転送し、Bに転送する

全てのパケットが受信され、全てのバッファ空間が利用 可能でないならば、buff_fullピンは、空のバ ッファが無い限りアサートされる。全二重モードでは、 フロー制御機構が使用可能ならば、全てのバッファ空間 が利用可能でないことを信号で伝えるために、休止パケ ットが他のエンドに送信される。他のエンドがパケット を使うことを止めさせるための休止タイマの時間間隔 は、シリアルEEPROMによって決定される。

【0035】2つの可能な転送モード及び2つの送信プ ロトコルが、プリッジデバイスのピンを介して選択され うる。転送モードは、完全なパケットストア及び転送、

全なパケットストア及び転送モードでは、完全なパケッ トが受け取られてチェックされ、不良形成パケットが破 棄され、バッファが再生された後に、パケットが転送さ れるだけである。64バイトストア及び転送モードで は、ブリッジは、一旦最初の64バイトが衝突なしで受 信されるならば、受信パケットを転送するが、受信中な らば、別のパケットが伝送され、或いは、伝送されるよ うに待機し、このオプションは、影響を有しない、即 ち、受信されたパケットは全部バッファに入れられ得 る。半二重伝送プロトコルでは、衝突検出機能を備えた 10 キャリア検知多重アクセス (CSMA/CD) プロトコ ルが実行される。全二重及び完全制御プロトコルでは、 衝突及びキャリア検知検出なしで、伝送は、第64のバ イトの位置又はパケットの最後ではじまる。休止パケッ トが受信され、伝送の使用が、休止時間の満了まで中断 されている。

【0036】ポートAに4つのタイプの物理的インターフェースと、ポートBに6つのタイプの物理的インターフェースとが、異なるアプリケーションを収容するために提供される。これらのインターフェースは、10/100MIIデータインターフェース、100MTX/FXインターフェース、及び、10Mシリアルインターフェースである。ポートA及びBの物理的インターフェースは、それぞれのポートに対応するピンを介して独立して選択され得る。フレーム4ビット・ニブル・ワイド同期式データパス及び制御信号を有し、最も一般的に使用されている10/100MIIデータインターフェースが、2つのグループに分類されている。MAC-MI*

ポートAの物理的インターフェース MAC-MII (PHYに接続)

PHY-MII (MACに接続)

FX

TX

ポートBの物理的インターフェース

MAC-MII (PHYに接続)

PHY-MII (MACに接続)

FΧ

TX

MACシリアル (PHYに接続) PHYシリアル (MACに接続)

100Mb/s MIIインターフェース、10Mb/sニブル・インターフェース及び10Mb/sシリアルインターフェースという3つのタイプのMIIインターフェースが提供されている。10/100Mb/s MIIは、2.5/25MHzクロック速度で4ビット・ニブル・モードで作動する。種々のアプリケーションに関してより柔軟性を提供するために、各MIIアプリケーションに関する受信されたMIIモードはまた実行される。例えば、MAC-MIIインターフェースはPHYデバイスに接続するのに使用されるが、それは受信さ 50

* I インターフェースは、PHYデバイスからRXD [3:0] を介してデータを受け取り、TDX [3: 0]を介してデータを送り、PHY-MIIインターフ ェースはMACのようなデバイス又はリピータデバイス からTDX [3:0] を介してデータを受け取り、RX D [3:0] を介してデータを送る。10M MIIの 4ビット・ニブル・モードはまた、データを2.5MH zクロック速度で伝送することによって使用可能であ る。100M TX/FXインターフェースは、情報を MAC及びリピータへ、及び、MAC及びリピータから 転送することができ、該リピータは25MHzのクロッ ク速度で下位の待ち時間を有するフレームのない5ビッ トのデータを使用する。5ビット・コード・グループは 検出されず、「ストリーム」と呼ばれる外部100BA SE-X物理的プロトコルデータユニットを意味しな い。ポートBだけが、10MHzクロック速度でシリア ルデータストリームを備えるデータを伝送するために、 10Mシリアルモードに構成されうる。10Mシリアル モードの2つのタイプが利用可能であり、MACシリア ルモードによって、「7ワイヤ」インターフェースを1 OBase-T PHYにさせることができ、PHYシ リアルモードによって、「7ワイヤ」インターフェース を10Base-T MACにさせることができる。こ れらのインターフェースは、MACシリアルモードに関 する(1,0,0)及びPHYシリアルモードに関する (1, 0, 1) でPHY2-0#Bを設定することによって選択 される。インターフェース選択を以下に詳細に示す:

速度 (M b /_s)

10/100

10/100

100

100

<u>速度(M b / s)</u>

10/100

10/100

1 0 0

100

1 0

1 0

れたMIIであり、PHY-MIIインターフェースは MACデバイスに接続するのに使用される。MAC-M IIは15の信号を含み、RXDV, CRS, COL, RXER, RXD [3:0]が入力であり、TXEN, TXD [3:0]が出力である。MAC-MIIモードでは、物理層チップにソースがあるクロックラインTX CLK及びRXCLKは、クロック速度が10MBで2.5MHz及び100MBで25MHzのブリッジデバイスに関する伝送及び受信クロックを供給する。一方、RXDV, CRS, COL、RXER, RXD

24

[3:0] を出力として、TXEN, TXD [3:0] を入力として備えるMACデバイスへのPHY-MII インターフェースは、PHY-MIIインターフェース を提供する。MX98201及び物理層チップに関する クロックリファレンスを与えるTXCLKは、外部の 2. 5/25MHzクロックによってソースされ、RX **CPHYはブリッジデバイスによってソースされる。1** OMB/sシリアルインターフェースオペレーションに 関して、MIIデータインターフェースは、10MB/ sインターフェースを収容するために再配置される。M 10 **ACシリアルインターフェースは、ブリッジデバイスへ** の入力としてRXD, CRS, COLと、10MB/s イーサネット物理層への出力としてTXEN, TXDと を提供するのに用いられる。物理層チップによって生成 されるTXCLK及びRXCLKクロックラインは、プ リッジデバイスの10MHz伝送及び受信クロックを提 供する。一方、PHYシリアルインターフェースは、M ACデバイスへの出力としてRXD、CRS、COL と、入力としてTXEN, TXDとを使用する。外部の 10MHzクロックは、MX98201及びMACデバ 20 イスに関するTXCLKを供給し、RXCPHYはブリ ッジデバイスによってソースされる。図18aは、本発 明による、ブリッジデバイスと、2つの100MB/s 衝突ドメインの概略ブロック図である。図18aに示さ れた設計は、両方の衝突ドメインに単一のバンド幅 (1 00MB/s) を使用する。第1の衝突ドメイン358 は、DTE364、DTE366、DTE368、及 び、DTE370に接続されているリピータ362を含 む。第2の衝突ドメイン360は、DTE374、DT E376、DTE378、及び、DTE380に接続さ れているリピータ372を含む。第1の衝突ドメイン3 58は、プリッジデバイス356を介して第2の衝突ド メイン360に接続される。プリッジデバイスは、第1 の衝突ドメイン358のリピータ362と、第2の衝突 ドメイン360のリピータ372とに接続される。

【0037】図18bは、本発明による、ブリッジデバ イスと、1つの10MB/s 衝突ドメイン及び1つの1 00MB/s衝突ドメインとの概略プロック図である。 図18 bに示された設計は、第2の衝突ドメイン360 のバンド幅(100MB/s)と比較して、第1の衝突 ドメイン382に異なるバンド幅(10MB/s)を使 用する。第1の衝突ドメイン382は、ブリッジデバイ ス356を介して第2の衝突ドメイン360に接続され る。第1の衝突ドメインは、ブリッジデバイス356、 DTE386、DTE388、DTE390、及び、D TE392に接続されるリピータ384を含む。第2の 衝突ドメインは、プリッジデバイス356、DTE37 4、DTE376、DTE378、及び、DTE380 に接続されるリピータ372を含む。

【0038】図19は、本発明による複合型100Ba

se-Tシステムの概略プロック図である。かかるシス テムは、10MB/s及び100MB/sの両サービス を引き渡すためにリピータとブリッジで構成される。ブ リッジデバイス356は、SRAM384及びSRAM 386に接続される。ブリッジデバイス356は、MA Cシリアルポート387を介してTXトランシーバ38 8に接続される。TXトランシーバは10Baseリピ ータ390に接続される。10BaseリピータはPC 292及びPC394に接続される。プリッジデバイス 356は、媒体独立インターフェース (MII) ポート 396を介してリピータコントローラ398に接続され る。リピータコントローラ398は、TXポート400 を介してTXトランシーバ404と、TXポート402 を介してTXトランシーバとに接続される。追加のTX ポートは、ポート404を介してリピータコントローラ 398に接続され得る。TXトランシーバ404は、T X媒体408を介してPC412に接続される。TXト ランシーバ406は、TX媒体410を介してPC41 4に接続される。

【0039】図20aは、本発明による組み込みプロッ クアプリケーションの概略プロック図である。ブリッジ デバイス356は、SRAM384及びSRAM386 に接続される。プリッジデバイス356は、TXポート 416を介してTXクロックリカバリ&トランシーバ4 18に接続される。TXクロックリカバリ&トランシー バ418はTX媒体420に接続される。ブリッジデバ イス356は、MACMII422を介してリピータコ ントローラ424に接続される。変形侍史形態では、P HY MII/MAC MIIインターフェースが、M AC MII422の代わりに使用され得る。また、P HY MIIインターフェースが、MAC MII42 2の代わりに使用され得る。図20bは、本発明による 媒体独立インターフェース(MII)リピータアプリケ ーションの概略ブロック図である。ブリッジデバイス3 56は、TXポート426を介してリピータコントロー ラ428に接続される。リピータコントローラ428 は、TXポートを介してTXクロックリカバリ&トラン シーバ434に接続される。TXクロックリカバリ&ト ランシーバ434は、TX媒体436に接続される。プ リッジデバイス356は、TXポート438を介してT Xクロックリカバリ&トランシーバ440に接続され る。TXクロックリカバリ&トランシーバ440は、T X媒体442に接続される。変形実施形態では、TXポ ート426の代わりに、PHY-MIIポートを、ブリ ッジデバイス356をリピータコントローラ428に接 続するのに用いることができ、MIIポートを、リピー タコントローラ428をTXクロックリカバリ&トラン シーバ434に接続するのに用いることができ得る。図 20 cは、本発明によるスタンドアロン・プリッジアプ 50 リケーションの概略プロック図である。プリッジデバイ

ス356は、SRAM384及びSRAM386に接続 される。ブリッジデバイス356は、TXポート444 を介してTXクロックリカバリ&トランシーバ446に 接続される。TXクロックリカバリ&トランシーバ44 6は、TX媒体448に接続される。ブリッジデバイス 356は、TXポート450を介してTXクロックリカ バリ&トランシーバ452に接続される。TXクロック リカバリ&トランシーバ452は、TX媒体454に接 続される。変形実施形態では、TXクロックリカバリ& トランシーバ452の代わりに、ブリッジデバイス35 10 路のピンを示す表である。 6をTXクロックリカバリチップに接続することがで き、次いで、TXクロックリカバリチップがFXファイ*

*バートランシーバに接続され得ることがあり、FXファ イバートランシーバがFX媒体に接続されることがあり 得る。また、TXポート450及びTXクロックリカバ リ&トランシーバ452を使用する代わりに、ブリッジ デバイス356がMIIポートを介して10/100B aseツイストペア・トランシーバに接続されてよく、 次いで、10/100Baseツイストペア・トランシ ーバは10Base-T媒体に接続され得る。

【0040】以下は、本発明の実施形態における集積回

[0041] 【表 1 】

ポートA TXシンポル/媒体独立インターフェース(その1)

	A	87 VP
ピン名	タイプ	記述
TDAT4_A	0	TX/FX モード:出力。5ビットシンポルデータ
		の最上位ビット
TDAT3-	1/0	TX/FX モード TDAT3-0_A: 出力。これら 4 つの
0_A/TXD3-0_A		ピン及び TDAT4_A は TXCLK_A と同期的な5 ピッ
_		トシンポルデータである。MAC-MII モード
ł		TXD3-0_A:出力。TXCLK_A と同期的であり、外
		部 PHY 装置 ヘデータを送信するのに 4 ビット列
		ニブルが使用される。PHY-MII モード TXD3-
		O_A:入力。TXCLK_A と同期的であり、4 ビット列
		ニブルは 外部 MAC 類似装置によって送信され
	<u> </u>	たデータである。
TXCLK_A	I	TX/FX モード:入力。25HHz の局所シンポルク
_		ロック入力である。M11 モード:入力。
	_	2.5/25MHz MII 送信クロック入力である。
RDAT4_A	I	TX/FX モード:入力。5ビットシンポルデータ
_		の最上位ビット
RDAT3-	1/0	TX/FX モード RDAT3-0_A: 入力。これら 4 つの
0_A/RXD3-0_A		ピン及び RDAT4_A は RXCLK_A と同期的な5ビ
_		ットシンポルデータである。MAC-MII モード
	}	RXD3-0_A:入力。 RXCLK_A と同期的であり、
		外部 PHY 装置からデータを受信するのに 4 ビッ
		ト列ニブルが使用される。PHY-MII モード
		RXD3-0_A:出力。RXCLK_A と同期的であり、外
		部 MAC 類似装置ヘデータを送信するのに 4 ビッ
		ト列ニブルが使用される。OE_A がハイであると
		表明した場合、これらのピンはトライステート
		である。
RXCLK_A	I	TX/FX モード:入力。25MHz 受信クロックは外
,		部 PHY 装置によって生成される。MAC-MIIモー
		ド:入力。外部 PHY 装置によって生成された受
		信クロックは、周波数が 2.5/25MHz である。
		

[0042]

ポートA TXシンポル/媒体独立インターフェース (その2)

ピン名	タイプ	記述
SIG-	1/0	TX/FX モード:入力。外部 PHY 装置によって表
DET_A/COL_A		明した時、信号検出は受信チャネル上の 100 ベ
		一ス ↑ アクティビティを表す。MAC-MJI モード
1		│:入力。外部 PHY 装置からの衝突信号は、送信│
		中、受信キャリアが検出されたことを表す。
		PHY-MII モード:出力。衝突信号は外部 MAC 類
		似装置とのインターフェースをとり、送信及び
		受信回線双方が半二重モードで活動状態にある
		場合、表明する。信号は全二重モードにおいて
		は効果がない。
CRS_A	1/0	MAC-MII モード:入力。キャリア検知信号は、
CBO_A	1.,0	送信または受信回線のいずれかが活動状態にあ
		ることを表示するのに、外部 PHY 装置によって
	<u> </u>	発信される。PHY-MII モード。出力。キャリア
		検知信号は外部 MAC 類似装置とのインターフェ
	!	ースをとる。注記:このモードでは、CRS_A及
		び RXDV_A は集積回路内において同一ドライバを
	Ì	共有する。
OE_A	1	出力可能。活動状態ロー。ポート A に対する出
		力として使用するための PHY_MII モードにおけ
		る RXD[3:0], RXDV, RXER, RXCPHY_A を制御する
		のに使用される。
RXCPHY_A	0	PHY_MII モード:出力。2.5/25 MHz クロックソ
		ースである。OE_A がハイであると表明した場合
		、このピンはトライ <u>ステートである。</u>
RXDV_A	1/0	MAC-MII モード。入力。受信データ有効信号は
_	'	外部 PHY 装置によって生成される。これは、回
		復し、複合化されたデータニブルが受信データ
		回線上にあることを示す。 PHY-MII モード。
	1	出力。受信データ有効信号は、外部 MAC 類似
		装置へ集積回路が送信のために有効データニブ
		ルを送っていることを示す。このピンは、OE_A│
	}	をハイに引っ張ることによりトライステートに
	1	なりうる。注記:このモードでは、CRS_A 及び
]	RXDV_A は集積回路内において同一ドライバを共
		有する。

[0043]

ポートA TXシンポル/媒体独立インターフェース(その3)

ピン名	タイプ	記述
RXER_A	1/0	MAC-NII モート。入力。受借エラー信号は外部
		PHY 装置によって生成される。PHY-MII モード。
		出力。受信エラー信号は外部 NAC 類似装置に接
		続する。このピンは OE_A をハイに引っ張ること
		によりトライステートになりうる。注記:この
		モードでは、集積回路は常に、集積回路から受
		信エラーが生成されていないことを示すロジッ
		クゼロを駆動する。
TXEN_A	1/0	MAC-NII モード。出力。送信可能は、集積回路
13.5	"	が外部 PHY 装置へ送信のために有効データニブ
		ルを送っていることを示す。PHY-MII モード。
		入力。送信可能信号は、回復し、複合化された
		データニブルが外部 MAC 類似装置からのデータ
		回線上で利用できることを表す。

[0044]

【表4】 ポートB TXシンポル/媒体独立インターフェース (その1)

W-LP IV		/ MATTER TO 1
ピン名	タイプ	1. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2.
TDAT4_B	0	TX/FX モード:出力。5ビットシンポルデータ
		の最上位ピット。
TDAT3-	1/0	TX/FX モード TDAT3-0_B: 出力。これら 4 つの
0_B/TXD3-0_B		ピン及び TDAT4_B は TXCLK_B と同期的なの5ピ
		ットシンポルデータである。MAC-MII モード:
		TXD3-0_B:出力。TXCLK_B と同期的であり、外
		部 PHY 装置ヘデータを送信するのに 4 ビット列
		ニブルが使用される。PHY-MII モード:TXD3-0
		_B 入力。TXCLK_B と同期的であり、4 ビット列
		ニブルは外部 MAC 類似装置によって送信された
		データである。
		MAC シリアルモード TXDO_B:出力。外部 PHY 装
		置とインターフェースをとるシリアル送信デー
		夕。PHY シリアルモード TXDO_B:入力。外部
		MAC 類似装置とインターフェースをとるシリア
		ルデータビット。
TXCLK_B	[TX/FX モード:入力。25MHz の局所シンポルク
		ロック入力である。MII モード:入力。
		2.5/25MHz MII 送信クロック入力である。
		MAC/PHY-MII シリアルモード:10 ベースシリア
		ルモードのための 10 MHz クロックである。
RDAT4_B	I	TX/FX モード:入力。5ヒットシンポルデータ
		の最上位ビット

[0045]

【表5】

ポートB TXシンポル/媒体独立インターフェース(その2)

ピン名	タイプ	記述
RDAT3-	1/0	TX/FX モード RDAT3-0_B: 入力。これら 4 つの
0_B/RXD3-0_B		ピン及び RDAT4_B は RXCLK_B と同期的な5ピ
		ットシンポルデータである。MAC-MII モード
		RXD3-0_B:入力。 RXCLK_B と同期的であり、
		外部 PHY 装置からデータを受信するのに 4 ビッ
		ト列ニブルが使用される。PHY-MII モード
		RXD3-0_B:出力。RXCLK_B と同期的であり、外
		部 MAC 類似装置へデータを送信するのに 4 ビッ
		ト列ニブルが使用される。OE_B がハイであると │
	i	表明した場合、これらのヒンはトライステート
		である。
		MAC シリアルモード RXDO_B:入力。受信シリア
	j	ルデータビットは外部 PHY 装置とインターフェ
	}	ースをとる。PHY シリアルモード RXDO_B:出力
	•	。シリアルデータビットは外部 MAC 装置とイン
		ターフェースをとる。
RXCLK_B	I	TX/FX モード:入力。25MHz 受信クロックは外
		部 PHY 装置によって生成される。MAC-MII モー
	1	ド:入力。外部 PHY 装置によって生成された受
1		信クロックは、周波数が 2.5/25MHz である。
		MAC シリアルモード:入力。外部 PHY 装置によ
		って ソースされた 10MH2 受信クロックである。
SIG-	1/0	TX/FX モード:入力。外部 PHY 装置によって表
DET_B/COL_B	{	明した時、信号検出は受信チャネル上の 100 ベ
		ース T アクティビティを表す。MAC-NII モード
		:入力。外部 PHY 装置からの衝突信号は、送信
j		中、受信キャリアが検出されたことを表す。
	ļ	PHY-NII モート:出力。衝突信号は外部 MAC 類
		似装置とのインターフェースをとり、送信及び
		受信回線双方が半二重モードで活動状態にある
		場合、表明する。信号は全二重モードにおいて
j		は効果がない。
		MAC シリアルモード:入力。衝突信号が外部 PHY
		装置によって提供される。PHY シリアルモード
1		:出力。衝突信号は外部 MAC 類似装置とインタ
1		ーフェースをとる。

ポートB TXシンポル/媒体独立インターフェース(その3)

ヒン名	タイプ	15.33
CRS_B	1/0	MAC-MII モード:入力。キャリア検知倡号は、
CRO_B	'' "	送信または受信回線のいずれかが活動状態にあ
		ることを表示するのに、外部 PHY 装置によって
		発信される。PHY-MII モード。出力。キャリア
	İ	検知信号は外部 MAC 類似装置とのインターフェ
		ースをとる。注記:このモードでは、CRS_B及
		び RXDV_B は集積回路内において同一ドライバを
]	共有する。
		MAC シリアルモード:入力。キャリア検知信号
		│は外部 PHY 装置とインターフェースをとる。PHY │
		シリアルモード:出力。このキャリア検知信号
		は外部 MAC 類似装置とインターフェースをとる
		。注記:このモードでは、CRS_B 及び RXDV_B は
		集積回路内において同一のドライバを共有する
		0
OE_B	Ī	出力可能。活動状態ロー。ポート B に対する出
		カとして使用するための PHY_MIL モードにおけ
	ľ	る RXD[3:0], RXDV, RXER, RXCPHY_B を制御する
		のに使用される。
RXCPHY_B	0	PHY_MII モード:出力。2.5/25 MHz クロックソ
	ļ	ースである。OE_B がハイであると表明した場合
		、このピンはトライステートである。
		PHY シリアルモード。出力。MAC 類似装置(即ち
		MAC-HII リヒータ)とインターフェースをとる
		時、集積回路及び MAC-MII リピータ双方の
		RXCPHY 及び TXCLK は同一の外部 10MHz クロック
	- 40	によってソースされる。
RXDV_B	1/0	MAC-NII モード。入力。受信データ有効信号は
		外部 PHY 装置によって生成される。これは、回
		復し、複合化されたデータニブルが受信データー
	1	回線上にあることを示す。 PHY-MII モード。 出力。受信データ有効信号は、外部 MAC 類似
		出力。受信データ有効信号は、外部 MAC 類似 装置へ集積回路が送信のために有効データニブ
		後週へ栗横回路が送信のために有効デーテープ ルを送っていることを示す。このピンは、OB_B
		ルを送っていることを小り。このことは、06_6 をハイに引っ張ることによりトライステートに
		をハイに引っ張ることによりドノィスノードに なりうる。注記:このモードでは、CRS_B及び
		RXDV_B は集積回路内において同一ドライバを共
		I =-
1	l	有する。

ポートB TXシンポル/媒体独立インターフェース(その4)

ピン名	タイプ	記述
RXER_B	1/0	MAC-MII モード。入力。受信エラー信号は外部
		PHY 装置によって生成される。PHY-MJI モード。
		出力。受信エラー信号は外部 MAC 類似装置に接
		続する。このピンは OE_B をハイに引っ張ること
		によりトライステートになりうる。注記:この
		モードでは、集積回路は常に、集積回路から受
		個エラーが生成されていないことを示すロジッ
		クゼロを駆動する。
TXEN_B	1/0	MAC-MII モード。出力。送信可能は、集積回路
_		が外部 PHY 装置へ送信のために有効データニブ
		ルを送っていることを示す。PHY-MII モード。
		入力。送信可能信号は、回復し、複合化された
		データニブルが外部 MAC 類似装置からのデータ
		回線上で利用できることを表す。
		MAC シリアルモード:出力。送信可能信号は外
		部 PHY 装置とインターフェースをとる。PHY シ
1		リアルモード:入力。送信可能信号は外部 MAC
		類似装置とインターフェースをとる。

[0048]

【表8】

モード構成ピン (その1)

ピン名	タイプ	記述
MSIZE1-0	I	メモリサイズ。ABYTE1-0_B とともにシステム多
		重化。[MSIZE1,MSIZE0]=メモリサイズ[0,0]=16K
		パイト;[0,1]=64K パイト;[1,0]=128K パイト
		;[1,1]=256K バイト。
MRAT2-0	1	メモリ比。これら2つのピンはポート A 対ポー
		ト B のパッファサイズ比を構成する。ポート A
		の大きい方のパッファは、ポート A がポート B
		に送られるより多くのパケットを受信すること
		が可能である。[MRAT2,MRAT0]=ポート A バッフ
		ァサイズ : ポート B バッファサイズ[x,x,0]=1:1
		; [0,0,1]=1:7; [0,0,1]=1:15; [1,0,1]=7:1;
		[1,1,1]=15:1。
AUTOSIZE	I	オートサイズ。ABYTE2_A。ハイであると表明し
		た場合、パッファメモリのオートサイズ機能を
		可能にする。
FWD1-0_A	1	ポート A フォワードモード選択。
		[PWD1_A, PWD0_A]=フォワードモード[0,0]=半二
		重、全パケット蓄積;[0,1]=全二重、全パケッ
		ト蓄積;[1,0]=半二重、64 バイト蓄積;[1,1]=
7.7.4	ļ ,	全二重、64 バイト蓄積。 ポート B フォワードモード選択。
FWD1-0_B	1	ホート B ノオリードモード展覧。 [FWD1_B,FWD0_B]=フォワードモード[0,0]=半二
		[『WDI_B,『WDU_B]-フォッードモード[0,0]-モー 飯、全パケット蓄積;[0,1]=全二重、全パケッ
		重、金ハクット最優;[0,1]-主一重、エバクク 卜蓄積;[1,0]=半二重、64 パイト蓄積;[1,1]=
		全二重、64 パイト蓄積。
SPEED_A	1	ポート A スピード。ハイであると表明した場合
OLEDA_U	•	、ポート A には 100M スピードが採用される。ロ
		ーであると表明した場合、10M スピードが採用
		される。
SPRED_B	I	ポート B スピード。ハイであると表明した場合
	-	、ポート B には 100M スピードが採用される。ロ
		ーであると表明した場合、10M スピードが採用
		される。
l	I	

[0049]

モード構成ピン(その2)

ピン名	タイプ	記述
PHY1-0_A	İ	ポート A の PHY。ABYTE1-0_A とともにシステム 多重化。[PHY1_A,PHY0_A]=[0,0]=MAC-MIJ (外部 PHY 装置とインターフェースをとる); [0,1]=PHY-MII (外部 MAC 装置とインターフェー スをとる); [1,0]=100BASE-FX; [1,1]=100BASE- TX。
PHY2-0_B	Ī	ボートBのPHY。 [PHY2_B,PHY1_B,PHY0_B]=[0,0,0]=MAC-MII (外部PHY装置とインターフェースをとる); [0,1,0]=100BASE-FX; [0,1,1]=100BASE-TX; [1,0,0]=MAC シリアル (外部PHY装置とインターフェースをとる); [1,0,1]=PHY シリアル (外部 MAC 装置とインターフェースをとる); [1,1,0]=予約済み; [1,1,1]=予約済み。
FCBN_A	I	フロー制御可能。Buful_A とともにシステム多重化。ハイであると表明した場合、ポート A 上の全二重モードにおいてフロー制御メカニズムを可能にする。
FCEN_B	I	フロー制御可能。Buful_B とともにシステム多 重化。ハイであると表明した場合、ポート B 上 の全二重モードにおいてフロー制御メカニズム を可能にする。

[0050]

【表10】

アドレス・フィルタ・ピン

ピン名	タイプ	
SLENF_AB	1	PKDT7_Bとともにシステム多重化。
BCF_AB	I	PKDT6_Bとともにシステム多重化。
MCF_AB	1	PKDT5_Bとともにシステム多重化。
SAF_AB	I	PKDT4_Bとともにシステム多重化。
SLENF_BA	i	PKDT3_Bとともにシステム多重化。
BCF_BA	I	PKDT2_B とともにシステム多重化。
MCF_BA	I	PKDT1_Bとともにシステム多重化。
SAF_BA	T _I	PKDTO_Bとともにシステム多重化。

[0051]

【表11】

パッファ・SRAM・インターフェース

ピン名	タイプ	記述
SA16-0	0	SRAM アドレス 16-0。これら17のアドレスは SRAM 内における 128K16 ピットの語の1つを選択 する。
SD15-0	1/0	SRAM データ入力/出力ポート。これら 16 の双方 向ピンは SRAM からデータを読込む、又は SRAM へ 書込むのに使用される。
SR_W	0	書き込まず読み込む。ハイであると表明した場合 、SRAMs の読み込み操作を可能にする。ローであ ると表明した場合、書込み操作を可能にする。
SG_	0	出力可能。SRAMs からの出力を制御するアクティブな低信号である。

[0052]

【表12】

レジスタ・インターフェース

ピン名	タイプ	記述
REGDAT[7:0]	1/0	レジスタデータ。これらは8ビットレジスタデータである。CS_が表明しない場合、トライステートである。
REGSEL[7:0]	I	レジスタ選択。これらピンは内部レジスタを選択 するのに使用される。
CS_	I	チップ選択。ローであると表明した場合、レジス タへの読込み又は書き込みアクセスを可能にする 。
RRGR_W	I	書き込まず読み込むのをレジスタする。ハイであると表明した場合、読込み操作を可能にする。ローであると表明した場合、書込み操作を可能にする。

[0053]

【表13】

EEPROM/インターフェース・ピン

ピン名	タイプ	記述
EECS/NOEEPRO M	1/0	BEPROM チップ選択。出力。EBPROM 読込みサイクルの間、ハイであると表明される。 NOREPROM。入力。EEPROM がない時、ハイに引っ 張るべきである。
RESK	0	BEPRON クロック。
BBDI	0	BEPROM シリアルデータ入力。EBPROM の中のシリアルデータに接続される。
EEDO	I	BEPROM シリアルデータ出力。EEPROM の外のシリアルデータに接続される。

[0054]

【表14】

アドレス・ファイル・アクセス・ピン (その1)

ピン名	タイプ	記述
PKTD7-	1/0	ポート A からのパケットデータ。PKTD7 はパイト
O_A/AGTIM7-0	1	で表すと MSB である。表示される配列は次のとお
J.,		りである:アイドル・プリアンブル SFD (1 バイ
		ト) -DA (6 バイト) -ハッシュされた DA (1 バイ
		ト) -SA (6 パイト) ハッシュされた SA(1 バイト
ļ)-データ-アイドル。
		AGTIN7-0。入力。
ABYTE2_A/AUT	I/0,TT	ポート A からのアドレスパイト。出力。これら3
O-SIZE	L	つのヒンは PKTD7-0_A の内容を示す。
ABYTE1_A/PHY		[ABYTE2, ABYTE1, ABYTE0][0,0,0]=PKTD7-0_A (1
1_A		SPD(10101011)である;[0,0,1]=PKTD7-0_A は 6DA
ABYTEO_A/PHY	ļ	パイトの CRC の最上位の 8 ビットである;
0_A		[0,1,1]=PKTD7-0_A は SA バイトである;
_	İ	[1,0,0]=PKTD7-0_A は 6SA バイトの CRC の最上位
		の 8 ヒットである;[1,0,1]=PKTD7-0_A はデータ
		である ; [1,1,0]=PKTD7-0_A はアイドル状態であ
i		る;[1,1,1]=PKTD7-0_A はプリアンブルである。
		オートサイズ。入力。ハイであると表明した場合
		、パッファメモリのオートサイズ機能を可能にす
		る。PHY1-0_A。ポート A への物理的インターフェ
].	ース。
ABORT_A	I	ポートAからのパケット放棄。このピンがハイで
		あると表明した場合、最新受信パケットを放棄す
	İ	るように集積回路に信号を送る。

[0055]

【表15】

45

アドレス・ファイル・アクセス・ピン(その2)

ピン名	タイプ	記述
PKTD7-0_B	1/0	ポート B からのパケットデータ。PKTD7 はパイト
	-	で表すと MSB である。表示される配列は次のとお
		りである:アイドル・プリアンブル SPD (1 バイ
		│ ト) -DA (6 バイト) -ハッシュされた DA(1 バイ
		ト) -SA (6 パイト) ハッシュされた SA(1 パイト
)-データ-アイドル。
SLENF_AB		入力。活動状態ハイ信号。A から B への自己学習
		アルゴリズム可能。
BCF_AB		AからBへのブロードキャストフィルター可能。
MCF_AB		AからBへのマルチキャストフィルター可能。
SAF_AB		A から B への自己アドレス指定パケットフィルタ
		一可能。
SLENF_BA		BからAへの自己学習アルゴリズム可能。
BCF_BA		BからAへのプロードキャストフィルター可能。
MCF_BA	ļ	BからAへのマルチキャストフィルター可能。
SAF_BA	1	B から A への自己アドレス指定パケットフィルタ
		一可能。
ABYTE2_B	0	ポート A からのアドレスパイト。出力。これら3
ABYTE1_B/MSI	1/0	つのピンは PKTD7-0_A の内容を示す。[ABYTE2,
ZEI		ABYTE1, ABYTE0][0,0,0]=PKTD7-0_A は
ABYTEO_B/MSI		SFD(10101011)である;[0,0,1]=PKTD7-0_Aは6DA
ZEO		バイトの CRC の最上位の 8 ピットである;
		[0,1,1]=PKTD7-0_A は SA バイトである;
		[1,0,0]=PKTD7-0_A は 6SA バイトの CRC の最上位
		の8ビットである;[1,0,1]=PKTD7-0_A はデータ
		である;[1,1,0]=PKTD7-0_A はアイドル状態であ
		る;[1,1,1]=PKTD7-0_A はプリアンブルである。 MSIZE1-0。入力。これら2つのピンはパッファメ
40000	 	モリサイズを選択する。 ポート B からのパケット放棄。このピンがハイで
ABORT_B	I	ホートBからのハケット放棄。このこうかハーであると表明した場合、最新受信パケットを放棄す
		あると表明した場合、敵刺文品バックトを心果するように集積回路に信号を送る。
	L	るよりに 未慎凹町に沿って心る。

[0056]

【表16】

パッファ・フル・インジケーション

ピン名	タイプ	起建
BUFUL_A/FCEN	1/0	ポート A においてパッファが一杯である。
		BUPUL_B がハイであると表明した場合、ポート A
-		の受信パケットに拠りバッファが一杯であること
		を示す。望まれれば、ポートAバッファ状態イン
		ジケーションとして LED を駆動するのに 74LS244
		とともに使用されても良い。フロー制御可能。入
		カ。フロー制御メカニズム可能ピン。
BUFUL_B/FCEN	1/0	ポート B においてパッファが一杯である。
		BUPUL_B がハイであると表明した場合、ポート B
]		の受信パケットに拠りパッファが一杯であること
		を示す。望まれれば、ポート B バッファ状態イン
		ジケーションとして LED を駆動するのに 74LS244
		とともに使用されても良い。フロー制御可能。入
		力。フロー制御メカニズム可能ピン。

要するに、本発明は、ブリッジに関する複雑性及びコス トを低減するのを助け、ネットワーク媒体の間の相互接 続の相関関係をより効率的に提供するのを助け、他のネ ットワークセグメントへのローカルパケットのリークを 避けるのを助け、より高速なネットワークにスケーラブ ルであるデバイスを提供する。前述の本発明の好ましい 実施形態の記載は、図示及び記述の目的のために示され ている。本発明を開示した正確な形態に限定すべきでは ない。明らかに、多くの修正及び変形が当業者にとって 明らかであろう。本発明の範囲は以下の特許請求の範囲 及びその均等の範囲で定義されるべきである。

【図面の簡単な説明】

【図1】本発明のネットワークセグメント及びブリッジ 30. デバイスの概略ブロック図である。

【図2】本発明によるパケットを通すためのブロックを 示すプリッジデバイスの概略プロック図である。

【図3】本発明による学習のためのブロックを示すプリ ッジデバイスの概略プロック図である。

【図4】 本発明によるブリッジデバイスの更に詳細なブ ロック図である。

【図5】本発明によるネットワークAからのパケットに 関する判断回路及びパススルー回路の回路図である。

【図6】本発明によるネットワークBからのパケットに 40 関する判断回路及びパススルー回路の回路図である。

【図7】本発明によるパススルー規則を図示する。

【図8】本発明によるテーブルを備えた選択回路とエン トリストアのプロック図である。

【図9】本発明によるテーブルのブロック図である。

【図10a】ハッシュ関数のブロック図である。

【図10b】周期冗長検査回路のプロック図である。

【図11】本発明によるフィルタリング関数を示すチャ ートである。

【図12】本発明によるネットワークAからのパケット 50 21 ブリッジ・デバイス

に関する自己学習及びフィルタリングを図示するフロー チャートである。

【図13】本発明によるネットワーク B からのパケット に関する自己学習及びフィルタリングを図示するフロー チャートである。

【図14】本発明によるネットワーク Aからのパケット に関する自己学習及びフィルタリングを図示する更に詳 細なフローチャートである。

【図15】本発明によるネットワーク B からのパケット に関する自己学習及びフィルタリングを図示する更に詳 細なフローチャートである。

【図16】本発明による媒体アクセス制御 (MAC) ブ ロックを備えるプリッジデバイスの概略プロック図であ る。

【図17】本発明によるバッファの概略図である。

【図18a】本発明によるブリッジデバイス及び2つの 100MB/s衝突ドメインの概略プロック図である。

【図18b】本発明によるプリッジデバイスと、1つの 10MB/s衝突ドメインと、1つの100MB/s衝 突ドメインとの概略プロック図である。

【図19】本発明による複合型100Base-Tシス テムの概略プロック図である。

【図20a】本発明によるビルドイン・ブリッジ・アプ リケーションの概略プロック図である。

【図20b】本発明による媒体独立インターフェース

(MII) リピータ・アプリケーションの概略プロック 図である。

【図20 c】本発明によるスタンドアローン・ブリッジ ・アプリケーションの概略プロック図である。

【符号の説明】

20、22、24、26、28、30 ネットワーク・ セグメント

32、34、36、38、40、42 ポート

44 フィルタ

45 ブリッジ・デバイス

46, 48, 50, 52 ネットワーク・ノード

53 ネットワーク・セグメント

54, 56, 58, 60, 62 ネットワーク・ノード

55 ネットワーク・セグメント

64 フィルタ

78、82 ソース・アドレス

80、84 宛先アドレス

86、88 ハッシュ回路

100 アドレス・デコーダ

*102 エージング・スイッチ

50

122 判断回路

124 スイッチ

126 バッファ

138 タイマ

140 消去回路

166 СРUインターフェース


356 ブリッジ・デバイス

358, 360 衝突ドメイン


10 372 リピータ

460 MII

462, 464 レジスタ




【図2】



【図10a】


【図11】



	8	М	s	118	IM	н	ブロックされるべきパケット
1	٥	٥	0	0	0	0	なし
2	0	٥	0	٥	0	1	ブロードキャスト/マルテキャストバケットを除く静的ハッシュ・フィルクリング・バケット
3	1	0	0	٥	٥	0	ブロードキャスト・パケット
4	1	٥	0	٥	0	1	プロードキャスト及び静的ヘッシュ・フィルクリング・パケット
8	0	1	0	0	٥	٥	マルチキャスト(しかしブロードキャストでない)パケット
6	0	1	0	0	0	1	マルテキャスト(しかしプロードキャストでない)及び静的ハッシュ・フィルクリング・バケット
7	0	0	1	0	٥	٥	自己アドレッシング・パケット
•	0	0	T	0	0	-	自己アトレッシンク及び静的ヘッシュッフィルクリンクーイケット
8	-	-	0	٥	0	0	ブロードキャスト及びマルチキャスト・パケット
10	-	1	0	0	٥	1	ブロードキャスト、マルテキャスト及び静的ハッシュ・フィルタリング・バケット
11	-	0	1	٥	٥	0	ブロードキャスト及び自己アドレッシング・パケット
12	ī	٥	1	0	0	1	プロードキャスト、自己アドレッシング及び静的ハッシュ・フィルクリング・パケット
13	6	1	1	0	٥	٥	マルテキャスト(しかしプロードキャストでない)、自己アドレッシング・バケット
14	٥	1	1	0	0	1	マルテキャスト(レルレフロートキャストマセレ)、自己アテレッシンク及び静的ハッシューフィルタリンクーハタット
18	-	1	1	٥	0	0	ブロードキャスト、マルラキャスト及び自己アドレッシング・バケット
18	1	-	-	0	0	1	ブロードキャスト、マルテキャスト、自己フギレッシング及び自己ハッシュ・フィルタダング・バケット
17	×	×	×	-	٥	×	DA!=FFFFFFFFFFを有するパケット
18	×	x	×	٥	1	×	プロードキャスト、及び、DAI=16第10ピットを存するパケット
19	×	×	×	1	-	×	DA]=1の第1のビットを有するパケット
注記: B: フローヒキーストーメタットーフィ89							


【図3】


学習モード




(図 1 0 b) (図 2 0 b) (Z

【図4】







【図6】




【図12】




【図13】




【図14】



【図8】



【図186】




【図9】


	1
2°0°°	
202-8	
200-1 202-5	
202-6 	

【図15】 【図20a】 384; パケットをネットワークセ グメントBから受けとる SRAN SRAM 8K x 8 422 414 ハッシュされたソースアド 2f: レスに基づいてBD又はBIに ノ ビットを設定する 418) リピータ コントロ クロック回復& TX媒体 MAC 470 356 ハッジュをおた宛先 アドレル対応ビットセットを80. BI又はSTATBは有し でいか? いいえ はい はい いいえ パケットをブロック する パケットをAに通す

【図19】



【図20c】



フロントページの続き

(72)発明者 ユー リアオ

アメリカ合衆国 カリフォルニア州 94538 フリーモント レスリー ストリ ート 39663 アパートメント 366 (72)発明者 キース ワー チャウ

アメリカ合衆国 カリフォルニア州 95131 サン ホセ トアノ コート 1520

【外国語明細書】

BRIDGE DEVICE WITH SELF LEARNING BETWEEN NETWORK MEDIA AND INTEGRATED CIRCUIT AND METHOD BASED ON THE SAME

BACKGROUND OF THE INVENTION

Field of the Invention

The present invention relates to the field of devices for interconnecting networks; and more particularly to bridge devices with self learning for interconnecting networks.

Description of Related Art

Increasingly, local area networks (LANs) are being used in computing applications. One type of LAN protocol is the Ethernet protocol. In the Ethernet protocol, a network is divided into various segments or "collision domains." Each network segment consists of multiple nodes. A node is a device on a network such as a terminal or a printer. The distance at which nodes in a segment can be located from other nodes is limited. For example, in "Fast Ethernet" within a segment may allow nodes to only be as far apart as 205 meters.

Two segments can be connected through a bridge device. The bridge isolates a collision domain so that a collision that occurs in one segment does not affect another segment. Once the collision domains of two segments are separated by a bridge, two nodes can be farther apart than they could have been had they been in the same collision domain.

Besides segmentation, another bridge function is filtering. The purpose of filtering is to block unwanted traffic of information from entering another segment and wasting bandwidth. A bridge passes information from one segment

to another segment in the form of packets. Based on various criteria, a bridge does not forward some of the packets it receives. For example, a bridge and method for accessing data in a table and its application to the routing of data between remote stations is described in a patent application by Marshall, European Publication Number 0,365,337,A2, (application number 893 [0789.6) published April 25, 1990. For example, inter-LAN connection equipment is described in U.S. Patent No. 5,477,547 (Sugiyama).

One criterion is that if a packet is headed for another node within the same segment (local traffic), preferably the bridge should not forward the packet into another segment. To do this the bridge needs information as to whether particular nodes reside in particular segments. One way a bridge can obtain this information is by observing the source addresses of packets from each segment and storing the source addresses from packets from one segment in a source address table. When a packet arrives, a CPU has to search a table of many entries and compare the destination address with each of them. Alternatively, also using a CPU, the search and compare function may be performed with content addressable memory (CAM). Using a CAM requires extra hardware (the CAM) and is difficult or impossible to scale for networks having gigabyte per second speeds. An FDDI Bridge Frame Learning and Filtering Apparatus and Method where a source address is stored in a CAM is described in U.S. Patent 5,481,540 (Gang).

Accordingly there is a need for efficient and lower cost searching in a bridge to determine whether a packet should be forwarded to another network segment.

If a bridge learns the location of nodes by storing information in tables, then the tables may no longer be accurate if nodes are subsequently moved.

There is therefore a need for an apparatus and method to update the table in a bridge so that the tables reflect a more recent view of the location of nodes.

A table with information regarding source addresses may be indexed by means of a hash function. A hash function may be employed to index entries in a table for addresses. However, a problem with hash functions is that two

addresses may map into the same hash value. For example, A Bridge Apparatus with an Address Check Circuit for Interconnecting Networks in which hashing is used is described in U.S. Patent 5,247,620 (Fukuzawa).

Accordingly, there is a need for a device that helps to reduce the complexity and costs associated with a bridge and helps to more efficiently provide the functionality of interconnection between network media and helps to avoid leaks of local packets to other network segments and is scalable for higher speed networks.

SUMMARY OF THE INVENTION

The present invention provides a device for coupling a first network medium to a second network medium. A first port is coupled to the first network medium and a second port coupled to the second network medium. A memory stores a first plurality of indications and a second plurality of indications. The indications in the first plurality of indications correspond to respective sets of addresses and indicate whether at least one address in the respective set of addresses may be accessible through the first network medium. The indications in the second plurality of indications correspond to respective sets of addresses and indicate whether at least one address in the respective set of addresses may accessible through the second network medium. A connecting circuit is coupled to the first port, the second port, and the memory. The connecting circuit causes the ports to pass or block a packet from the first network to the second network. The packet has a destination address. The connecting circuit causes the ports to pass or block based on a first indication from the first plurality of indications and a second indication from the second plurality of indications. The first indication corresponds to a set of addresses including the destination address of the packet. The second indication corresponds to the set of addresses including the destination address of the packet.

An embodiment of the present invention includes a first circuit that reads a source address of the packet. The first circuit sets a third indication in the first plurality of indications, the indication corresponding to the source address of the packet. A second circuit reads a source address of a second packet from the second port. The second circuit sets a fourth indication in the second plurality of indications. The fourth indication corresponds to the source address of the second packet.

An embediment of the present invention includes a central processing unit (CPU) interface coupled to the memory that allows a CPU to set indications in the memory.

An embodiment of the present invention includes an erase circuit coupled to the memory that crases old entries from the memory.

An embodiment of the present invention includes an aging timer and an erase circuit coupled to the aging timer and the memory. In this embodiment of the invention the first plurality of indications comprises a third plurality of indications and a fourth plurality of indications. The first circuit is configured to set the third indication in the third plurality of indications or in the fourth plurality of indications based on the aging timer. The erase circuit is configured to erase the third plurality of indications or the fourth plurality of indications based on the aging timer.

In an embodiment of the invention the connecting circuit is configured to block the packet from the first network segment to the second network segment if:

the first indication indicates that at least one address in the second set of addresses may be accessible through the first network medium; and the second indication does not indicate that at least one address in the fourth set of addresses may be accessible through the second network medium.

In an alternative embodiment of the present invention the connecting circuit is configured to pass the packet from the first network segment to the

second network segment if the second indication indicates that the destination address of the packet may be accessible through the second network segment.

An alternative embodiment of the present invention includes an index generation circuit that generates a first index in response to the destination address of the packet and a selector circuit that selects the first indication from the first plurality of indications based on the first index. The selector circuit is coupled to the connecting circuit and to the index generation circuit. In an alternative embodiment of the invention the index generation circuit comprises a hash circuit and the first index comprises a result of a hash function of the destination address of the packet.

In an alternative embodiment of the invention the respective sets of addresses comprise medium access control (MAC) addresses.

In an alternative embodiment of the invention the first network medium comprises a network using carrier sense multiple access protocol. In another embodiment of the invention, the first network medium comprises a collision domain network segment.

An alternative embodiment is a medium access control (MAC) layer device for coupling a first network medium to a second network medium. A first port is coupled to the first network medium. A second port coupled to the second network medium. A memory has a first table and a second table. A first circuitry monitor first packets from the first port and sets entries in the first table in response to the first packets. The entries in the first table are indexed based on source addresses of the first packets from the first port. At least one entry in the first table maps to more than one address. A second circuitry monitors second packets from the second port and sets entries in the second table in response to the second packets. The entries in the second table are indexed based on source addresses of the second packets from the second port. A third circuitry selects a first entry from the first table and a second entry from the second table based on a destination address of a first packet from the first port. The source addresses of first packets from the first purt comprise MAC addresses, and the source addresses of second packets from the second port

comprise MAC addresses. The third circuitry passes the first packet from the first port to the second port if:

the first entry is not set, or

both the first entry and the second entry are set.

The invention helps to provide a cost-effective solution to link fast

Ethernet repeaters together so that the distance between nodes can be expanded
beyond the collision domain limitation. Flexibility is achieved by designing
collision domain networks that are joined by bridges. Self-learning helps to
eliminate the need for programming the device. A learning and filtering method
helps to avoid the need for specialized CAM hardware.

Other aspects and advantages to the present invention can be seen upon review of the figures, the detailed description and the claims which follow.

BRIEF DESCRIPTION OF THE FIGURES

- Fig. 1 is a schematic block diagram of network segments and a bridge device of the present invention.
- Fig. 2 is a schematic block diagram of a bridge device showing blocks for passing packets according to the present invention.
- Fig. 3 is a schematic block diagram of a bridge device showing blocks for learning according to the present invention.
- Fig. 4 is a more detailed block diagram of a bridge device according to the present invention.
- Fig. 5 is a circuit diagram of a decision circuit and a pass through circuit for packets from network A according to the present invention.
- Fig. 6 is a circuit diagram of a decision circuit and a pass through circuit for packets from network B according to the present invention.
 - Fig. 7 illustrates pass through rules according to the present invention.
- Fig. 8 is a block diagram of an entry store and select circuit with a table according to the present invention.
 - Fig. 9 is a block diagram of a table according to the present invention.
 - Fig. 10a is a block diagram of a hashing function.
 - Fig. 10b is a block diagram of a cyclic redundancy check circuit.
- Fig. 11 is a chart illustrating filtering functions according to the present invention.
- Fig. 12 is a flow chart illustrating self learning and filtering for packets from network A according to the present invention.
- Fig. 13 is a flow chart illustrating self learning and filtering for packets from network B according to the present invention.
- Fig. 14 is a more detailed flow chart illustrating self learning and filtering for packets from network A according to the present invention.
- Fig. 15 is a more detailed flow chart illustrating self learning and filtering for packets from network B according to the present invention.

Fig. 16 is a schematic block diagram of a bridge device with medium access control (MAC) blocks according to the present invention.

Fig. 17 is a schematic diagram of a buffer according to the present invention.

Fig. 18a is a schematic block diagram of a bridge device and two 100Mb/s collision domains according to the present invention.

Fig. 18b is a schematic block diagram of a bridge device and one 10Mb/s collision domain and one 100Mb/s collision domain according to the present invention.

Fig. 19 is a schematic block diagram of a combined 100Base-T system according to the present invention.

Fig. 20a is a schematic block diagram of a built-in bridge application according to the present invention.

Fig. 20b is a schematic block diagram of a media independent interface (MII) repeater application according to the present invention.

Fig. 20c is a schemaric block diagram of a stand-alone bridge application according to the present invention.

DETAILED DESCRIPTION

A detailed description of the preferred embodiments of the present invention is provided with reference to the figures.

Figure 1 illustrates the architecture of an embodiment of the present invention and a context for use of the present invention. Segments 20, 24, 26, 28, and 30 are interconnected via bridge device 21. Bridge device 21 receives information from the segments 20, 24, 26, 28, and 30 and determines whether to pass the information to other segments. Packets are sent to local addresses (within the segment from which the packet originated) or to non-local addresses (outside the segment from which the packet originated). Bridge 21 helps to block packets that are destined to local addresses and pass packets that are destined to non-local addresses. Filter 44 selectively blocks or passes packets from one network segment to another.

By observing source addresses of packets received on various ports 32, 34, 36, 38, 40, and 42, bridge device 21 learns which network segments are associated with the addresses. When bridge device 21 receives a new packet, bridge device 21 updates its knowledge of the location of the address associated with the source address of the packet and also decides whether to forward the packet based on the destination address of the packet.

Figure 1 shows a bridge which interconnects a total of six network segments (20, 24, 28, 22, 26 and 30). An alternative embodiments bridge 21 could be implemented to interconnect another number of network segments. For example, bridge 21 could be designed to interconnect a total of two network segments. In one preferred embodiment, bridge 21 includes a simple integrated circuit including control circuitry for connecting two network segments.

Figure 2 is a schematic block diagram of a bridge device showing blocks for passing packets according to the present invention. Figure 2 includes a network segment A 53 including network nodes 46, 48, 50 and 52, a second network segment B 55 including network nodes 54, 56, 58, 60 and 62, and a bridge device 45 interconnecting network segments 53 and 55. Bridge device 45

includes filter 64 and a memory 65 comprising dynamic table A0 66, dynamic table A1 68, static table A 70, dynamic table B0 72, dynamic table B1 74, static table B 76. Bridge device 45 is coupled to network segment 53 and network segment 55.

Filter 64 determines whether to pass packets from network segment A 53 to network segment B 55 based on information contained in dynamic table A0 66, dynamic table A1 68, static table A 70, dynamic table B0 72, dynamic table B1 74, and static table B 76. The tables contain indications of whether a node exists on a particular side of the bridge. Since the indications are indexed based on hash value, there is the possibility that two different addresses may map to the same hash value. Because of this possibility, if a positive indication is found on a side A table corresponding to an address of a packet from network segment A, the filter will also check side B tables.

Figure 3 is a schematic block diagram of a of a bridge device 45 for learning according to the present invention. Figure 3 shows a packet from segment A, including a source address 78 and a destination address 80 and a packet from segment B, including a source address 82 and destination address 84. Bridge 45 includes hash circuit 86, dynamic table A0 66, dynamic table A1 68, static table A 70, hash circuit 88, dynamic table B0 72, dynamic table B1 74, and static table B 76.

When bridge device 45 learns addresses, indications corresponding to source addresses of packets are stored in tables associated with the network segment from which the packets originated. Source address 78 is hashed by hash circuit 86 to create a hash value, and an indication is stored indexed by the hash value in either table A0 66 or table A1 68. Source address 82 from segment B 55 is hashed by hash circuit 88 to create a hash value, and an indication is stored in either table B0 72 or B1 74, indexed by the hash value. The use of multiple dynamic tables on each side of bridge 45 allows for the aging and flushing of old entries of the table. For example, new indications may be stored in dynamic table A0 66, while old indications may have been stored in dynamic table A1 68. After a period of time (e.g., 5 minutes), old entries from

table A1 68 are erased and then dynamic table A0 68 becomes the old table and new entries are written into dynamic table A1 68. Similarly, dynamic table B0 72 and dynamic table B1 74 are used in conjunction in order to allow for the aging of indications and for the erasing of old indications. Static table A 70 and static table B 76 are written by a CPU in order to provide indications of whether nodes exist on a particular side of the bridge when those network nodes do not normally broadcast their presence so that their presence may not be recorded in the dynamic tables.

Figure 4 is a more detailed block diagram of a bridge device according to the present invention. Figure 4 includes a source address 94 from segment A 90, a destination address 96 from segment A 90, a source address 128 from segment B 164, a destination address 130 from segment B 164, and supporting circuitry for filtering packets originating from segment A 90 or from segment B 164.

Port 92 is coupled to network segment A 90 and receives packets from segment A 90. Port 92 is coupled to buffer 126 for storing packets. Port 92 provides a source address 94 to hash circuit 98. Source address 94, destination address 96, destination address 130, and source address 128 are each 6 byte MAC level addresses. Hash circuit 98 provides an 8-bit hash value in response to the 6 byte source address 94. Hash circuit 98 is coupled to address decoder 100. Address decoder 100 is coupled to dynamic table A0 66 and dynamic table A1 68 through aging switch 102. Dynamic tables A0 66 and dynamic tables A1 68 store indications indexed by the hash values generated by hash circuit 98 to indicate that source addresses corresponding to the indications exist on network segment A 90. Aging switch 102 is coupled to timer 104 and controls in which table A0 66 or table A1 68 indications are stored. Erase circuit 106 is coupled to dynamic table A0 66 and dynamic table A1 68 and erases old entries in the dynamic tables based on timer 104.

Hash circuit 108 is coupled to port 92 and receives a destination address 96 from a packet from segment A 90 and hashes the destination address to form a hash value. The hash value from hash circuit 108 is used to index into hash tables and obtain indications corresponding to the hash value. Hash circuit 108

is coupled to address decoder 110, address decoder 112, address decoder 114, address decoder 116, address decoder 118, and address decoder 120. Address decoder 110 is coupled to dynamic table A0 66. Address decoder 112 is coupled to dynamic table A1 68. Address decoder 114 is coupled to static table A 70. Address decoder 116 is coupled to dynamic table B0 72. Address decoder 118 is coupled to dynamic table 174. Address decoder 120 is coupled to static table B 76. The inputs of decision circuit 122 are coupled to address decoder 110, address decoder 112, address decoder 114, address decoder 116, address decoder 118, and address decoder 120. The output of decision circuit 122 is coupled to the control of pass through switch 124. The input of pass through switch 124 is coupled to buffer 126. The output of pass through switch 124 is coupled to buffer 126. The output of pass through switch 124 is coupled to buffer 126. The output of pass through switch 124 is coupled to buffer 126. The output of pass through switch 124 is coupled to port 162, which is coupled to segment B 164.

Segment B 164 is coupled to port B 162. Hash circuit 132 receives a source address 128 from port 162. Hash circuit 132 is coupled to address decoder 134 and provides a hash value to address decoder 134. Address decoder 134 is coupled through aging switch 136 to dynamic table B0 72 and dynamic table B1 74 for writing indications into table B0 72 or table B1 74 indexed by the hash value from address decoder 134. Aging switch 136 is coupled to timer 138 and controls into which table indications are written depending on timer 138. Erase circuit 140 is coupled to dynamic table B0 72 and dynamic table B1 74 and erases old entries in respective tables. CPU interface 166 is coupled to a CPU and to static table A 70 and static table B 76 and allows a CPU to write entries into the static tables.

Hash circuit 141 is coupled to port 162 to receive destination address 130 and to provide a hash value in response to destination address 130. Hash circuit 141 is coupled to address decoder 142, address decoder 146, address decoder 148, address decoder 150, address decoder 152, and address decoder 154. Address decoder 142 is coupled to dynamic table B0 72. Address decoder 146 is coupled to dynamic table B1 74. Address decoder 148 is coupled to static table B 76. Address decoder 150 is coupled to dynamic table A0 66. Address decoder 152 is coupled to dynamic table A1 68. Address decoder 154 is

coupled to static table A 70. The input of decision circuit 156 is coupled to address decoder 142, address decoder 146, address decoder 148, address decoder 150, address decoder 152, and address decoder 154. The output of decision circuit 156 is coupled to the control input of pass through circuit 158. Pass through circuit 158 is coupled to buffer 160 and to port 92.

Write control state machine 168 controls the operation of the bridge during the writing of indications corresponding to source addresses. Read control state machine 170 controls the reading of indications and the passing or blocking of packets from network segments.

When a new packet from segment A 90 arrives at port 92, the source address of the packet 94 is hashed to create an 8-bit hash value. A 1-bit indication is stored in one of the dynamic tables (dynamic table A0 66 or dynamic table A1 68). This 1-bit indication is indexed by the hash value that was obtained by hashing the source address of the packet. Each table contains 256 1-bit entries in order to provide entries corresponding to 256 possible hash values. Table A0 66 or table A1 68 are written alternatively as controlled by aging switch 102 depending on timer 104. In this manner, dynamic table A0 66 and dynamic table A1 68 alternate in the roles of active and historic tables. When the timer expires after 5 minutes, the table having the older entries (historic table) is erased by erase circuit 106. Then the historic table becomes the active table and entries are written into it for the next five minutes.

Similarly, the source address of a packet from network B is hashed to obtain a hash value and an indication (1 bit) is stored in either dynamic table B0 72 or dynamic table B1 74 to indicate that an address corresponding to the source address is present on side B. Also, dynamic table B0 72 and dynamic table B1 74 are used alternately for writing indications in order to provide for aging and erasing of old indications. Static table A 70 and static table B 76 provide for storing of indications corresponding to nodes that do not normally broadcast packets and thus ordinarily would not have corresponding indications in the dynamic tables. A CPU writes indications in static table A 70 and static table B 76 via a CPU interface 166. Decision circuit 122 controls whether

packets pass from segment A 90 to segment B 164. Whether a packet is passed from segment A to segment B is determined by decision circuit 122 based on the indications stored in static tables and the dynamic tables. Similarly, whether a packet is passed from segment B to segment A is determined by decision circuit 156 based on indications in the static tables and the dynamic tables.

When a packet arrives from a network segment, indications are stored in the corresponding dynamic tables to indicate the source of that packet. The destination address of the packet is used to determine whether the packet should be forwarded to another network segment based on the indications in tables corresponding to the destination address.

Figure 5 is a circuit diagram of a decision circuit and a pass through circuit for packets from network A, according to the present invention. The input of OR gate 184 is coupled to static table A 70 via address decoder 114, to dynamic table A1 68 via address decoder 112, and to dynamic table A0 66 via address decoder 110. The input of OR gate 180 is coupled to static table B 76 via address decoder 120, to dynamic table B0 72 via address decoder 116, and to dynamic table B1 74 via address decoder 118. The output of OR gate 184 is coupled to the input of NAND gate 186. The output of OR gate 180 is coupled to the input of inverter 182. The output of inverter 182 is coupled to the input of NAND gate 186. The output of NAND gate 186 is coupled to the control of pass through circuit 124 such that pass through circuit will allow a packet to pass if an indication corresponding to the packet has been set in static table B 76, dynamic table B0 72, or dynamic table B1 74 and will allow a packet to pass if no corresponding indication is set in static table A 70, dynamic table A1 68, and dynamic table A0 66.

Figure 6 is a circuit diagram of a decision circuit and pass through circuit for packets from network B, according to the present invention. The input of OR gate 190 is coupled to static table A 70 via address decoder 154, to dynamic table A1 68 via address decoder 152, and to dynamic table A0 66 via address decoder 150. The input of OR gate 194 is coupled to static table B 76 via address decoder 148, to dynamic table B0 74 via address decoder 142, and to

dynamic table B1 74 via address decoder 146. The output of OR gate 190 is coupled to the input of inverter 192. The output of OR gate 194 is coupled to the input of NAND gate 196. The output of NAND gate 196 is coupled to the control of pass through circuit 158. Decision circuit 156 controls whether a packet will pass network segment B 164 to network segment A 90.

Figure 7 illustrates the pass through rules according to the present invention. The number 0 represents that an indication has not been set for a particular table, for example, the first entry under A0 is 0. This represents that the corresponding indication is not currently set. The number I indicates that the corresponding indication is set. For example, the second entry under A0 is 1 and indicates that a corresponding entry of A0 is set. The letter "x" indicates that for that particular row that corresponding value signified with the "x" is irrelevant, and whether it is 0 or 1, the result will be the same. In the first row the chart shows pass through enabled, (as represented by 1 in the enable column EN) when the corresponding entry of A0 has not been set, A1 has not been set and static table A has not been set. For that particular state represented in the first row of the chart, the values of B0, B1, and static table B are irrelevant as represented by x's in the corresponding entries. Thus, a packet is passed from segment A to segment B if none of the tables corresponding to segment A nodes have been set with corresponding indications, and a packet is passed from segment A to segment B if any of the tables corresponding to segment B have been set with corresponding indications. The second half of Figure 7 shows the rules for passing packets from segment B 164 to segment A 190.

Figure 8 is a block diagram of an entry store and select circuit with a table according to the present invention. Address decoder 100 and address decoder 110 are each implemented as multiplexers. Hash circuit 98 hashes source address 96 to create a first hash value. The first hash value is used by address decoder 100 to write an entry in dynamic table A0 66. The entry that is written in dynamic table 66 is indexed by the first hash value provided by hash circuit 98. Destination address 94 is hashed by hash circuit 108 to create a second hash value. The second hash value is used by address decoder 110 in

selecting an indication corresponding to the destination address 94 from dynamic table A0 66. Since a 6-byte address (MAC address) is used to hash into an 8-bit hash value, there is the possibility that a set of two or more addresses will hash to the same hash value. Thus, if the second hash value has been set, it may have been set in response to a packet having a source address equal to destination address 94, or it may have been set by a packet having a source address that is not equal to destination address 94 but hashes to the same 8-bit hash value.

Figure 9 is a block diagram of a table according to the present invention. Dynamic table A0 66 is constructed in a similar manner to other tables (dynamic table Al 68, dynamic table B0 72, dynamic table B1 74, static table A 70, and static table B 76) used by the bridge device. Table A0 66 is comprised of a total of 256 entries, each entry corresponding to an indication of whether at least one address in a set of addresses exists on a particular side of the bridge. Each indication among the 256 indications is stored as a 1-bit value. Each 1-bit value is stored by a single D flip flop, for example, flip flop 200-0. Thus, dynamic table A0 is comprised of flip flop 200-0 through flip flop 200-7, flip flop 202-0 through flip flop 202-7, and other flip flops comprising a total of 256 flip flops. Indications are written into table A0 66 by setting a flip flop at a location in table A0 66 indexed by a hash value generated by hash circuit 98 and as selected in table A0 66 by address decoder 100. Table A0 is erased by clearing all flip flops comprising table A0. The table is comprised of 32 8-bit registers. Each column shown in Figure 9 comprises an 8-bit register, for example, the row comprised of flip flop 200-0 through flip flop 200-7. After reset, all tables are cleared to "0's" which means that all packets received on corresponding sides are forwarded. Static table entries are set and cleared by an external CPU. Dynamic tables are set and cleared during the learning and aging process.

Fig. 10a is a block diagram of a hashing function according to an embodiment of the present invention. The first six bytes of a destination address 210 of a non-multicast and non-broadcast packet are fed through the IEEE standard 802.3 Ethernet cyclic redundancy check (CRC) function (block 212). A 32-bit CRC value 214 results from the CRC function 212. The most

significant 8 bits of the 32-bit CRC value 214 are latched (block 216). These 8 bits are decoded to index an indication (1 bit) in the table (e.g., dynamic table A0 66, dynamic table A1 68, dynamic table B0 72, or dynamic table B1 74). To decode, the least significant 5 bits (item 219) index into one register among the 32 registers of the table (e.g., dynamic table A0 216), and the most significant 3 bits (item 220) index to a bit in the selected register. In the example shown in figure 10a, the destination address is found to hash to register 21, bit 2. The hashing function is also used for hashing a source addresses to store indications stored in the tables and for hashing of destination addresses in order to obtain indications from the static tables (static table A 70 and static table B 76).

Figure 10b is a block diagram of a cyclic redundancy check (CRC) circuit. Address bits are obtained from media independent interface (MII) 460 and are processed by the CRC circuit to yield an 8-bit hash value 482. CRC circuit included register 462 and 464, exclusive OR logic (XOR) blocks 466, 476, 478, and 480, and D flip-flops 468, 470, 472, and 474.

Address bits from MII 460 are received by register 462. The output of register 462 is an 4-bit value and is coupled to the input of register 464 and to the input of XOR 466. The output of register 464 is a 4-bit value and is combined with the output from register 462 as an 8-bit input to XOR 466. The output of XOR 466 is coupled to the input of XOR 476, to the input of XOR 478, to the input of XOR 480, and to the input of D flip-flop 474. The output of XOR 476 is coupled is coupled to the input of D flip-flop 468. The output of D flip-flop 468 is coupled to the input of XOR 466 and as an 8-bit hash value 482. The output of XOR 478 is coupled to the input of D flip-flop 470. The output of D flip-flop 470 is coupled to input the input of XOR 476. The output of XOR 480 is coupled to the input of D flip-flop 472. The output of D flip-flop 474 is coupled to the input of XOR 478. The output of D flip-flop 474 is coupled to the input of XOR 480.

Although a CRC hashing function is described here, it is appreciated that other deterministic randomizing functions could be used to create index values by which to index indications in the tables. For a discussion of a cyclic

redundancy check function, see An American Standard IEEE Standards for Local Area Networks: ANSI/IEEE Std 802.3-1985 ISO Draft International Standard 8802/3: Carrier Sense Multiple Access with Collision Detection (CSMA/CD) Access Method and Physical Layer Specifications, Technical Committee on Computer Communications of the IEEE Computer Society (Approved June 24, 1983, IEEE Standards Board, December 21, 1984 American National Standards Institute), which is incorporated herein by reference. See, in particular, section 3.2.8 ("Frame Check Sequence Field") of that document.

Figure 11 is a chart illustrating filtering functions according to the present invention. In the cases of I through 16 where self-learning mode is selected, the number of packets that are blocked include those that are filtered by each individual case as well as those rejected by the self-learning tables. If an inverse filtering option is activated (case 17, 18, 19), only broadcast or multicast packet is forwarded and the rest of the packets are blocked regardless of the setting of filtering options. Broadcast Packet Filter: Packets with all "1's" in the 48-bit Destination Address are not forwarded. Multicast Packet filter: Packets with "1" in the Group Address bit are not forwarded; this does not include broadcast packets. Self-Addressing Packet (DA=SA) Filer: Packets with the same Destination and Source Addresses are not forwarded. Inverse Broadcast Filter: Only packets with all "1's" in the 48-bit Destination Address are forwarded. Inverse Multicast Packet Filter: Only packets with "1's" in the Group Address but not Broadcast address are forwarded.

256-bit Static Hash Filter: There are two static hash filter tables STATA and STATB. The destination address of a non-multicast/broadcast packet from Port A is hashed as described above to provide the corresponding bits in STATA and STATB. If the indexed bit in STATA is set to "1" and the corresponding bit in STATB is not set to "1", this packet is blocked from transmitting into Port B. If the indexed bit in STATA and the corresponding bit STATB are both set to "1", the packet is not blocked. Hash filtering from Port B to Port A works in the same way.

Figure 12 is a flow chart illustrating self-learning and filtering for packets from network A according to the present invention. First a packet is received from segment A (step 246). In table A an indication corresponding to the source address of the packet is stored. Next table A is checked to determine whether an indication in table A exists corresponding to the destination address of the packet (step 250). If an indication in table A corresponding to the destination address to the packet does not exist, then the packet is passed to network segment B (step 256). If an indication in table A corresponding to the destination address of the packet does exist, then it is determined whether an indication in table B corresponding to the destination address of the packet exists (step 252). If an indication in table B corresponding to the destination address of the packet does exist, then the packet is passed to network segment B (step 256). If an indication in table B corresponding to the destination address of the packet does not exist, then the packet is blocked (step 254). Thus, if an indication in table A corresponding to the destination address of the packet does not exist, then table B is not checked. Otherwise table B will be checked. Table B is checked if an indication in table A corresponding to the destination address of the packet does exist in order to help account for the situation where another address in the set of addresses hashing to the same hash value has caused the indication in table A to be set.

Figure 13 is a flow chart illustrating self-learning and filtering for packets from network B according to the present invention. A packet is received from network segment B (step 258). An indication is stored in table A corresponding to the source address of the packet (step 260). Table B is checked to determine whether an indication corresponding to the destination address of a packet exists in table B (step 262). If an indication in table B corresponding to the destination address of the packet does not exist, then the packet is passed to network segment A (step 268). If an indication in table B corresponding to the destination address of the packet does exist, then the table A is checked to determine whether an indication corresponding to the destination address of the packet exists in table A (step 264). If an indication in table A corresponding to

the destination address of the packet exists, then the packet is passed to network segment A (step 268). If an indication in table A corresponding to the destination address of the packet does not exist, the packet is blocked (step 266).

Figure 14 is a more detailed flow chart illustrating self learning and filtering for packets from network segment A according to the present invention. A packet is received from side A (step 270). The source address of the packet from side A is hashed (step 272) to form a source hash value. A bit is set in table A0 or table A1 based on the source hash value (step 274). Next, the destination address is hashed to form a destination hash value (step 276). Next, tables A0, A1, and stat A are checked to determine whether any of these tables has a indication bit set corresponding to the destination hash value (step 278). If none of these tables has a bit set corresponding to the destination hash value, then the packet is passed to segment B (step 284). If at least one of the tables A0, A1, or stat A has a bit set at an entry indexed by the destination hash value. then the tables B0, B1, and stat B are checked at locations corresponding to the destination has value (step 280). If at least one corresponding bit indexed by the destination hash value is set in table B0, B1, or stat B, then the packet is passed to segment B (step 284). If no bit set indexed by the destination hash value in either B0, B1, or stat B, then the packet is blocked (step 282).

In step 274 a bit is set in either table A0 or table A1 depending on an aging timer. In this manner, table A0 and A1 allow for a set of older indications and a newer set of indications to be stored. After a determined amount of time (5 minutes), entries in the older table are erased and the newer table then becomes the older table and then new entries will be written into what was previously the older table. An aging timer is used to determine the time interval for maintaining the dynamic hash tables before being flushed. The aging timer interval is selected by adjusting pins or by programming an aging timer register on an integrated circuit embodiment of the invention. In one embodiment of the invention the minimum aging time is 5 minutes, and the maximum is 1275 minutes. Alternatively, the aging timer may be turned off so that no flushing of

old entries occurs. Other embodiments of the invention having other possible aging time settings are possible.

Figure 15 is a more detailed flow chart illustrating self learning and filtering for packets from network B according to the present invention. A packet is received from side B (step 288). The source address of the packet from side B is hashed to form a source hash value (step 290). A bit in table B0 or table B1 is set corresponding to the source hash value obtained in step 290 (step 292). The destination address of the packet is hashed to form a destination has value (step 294). It is determined whether bits corresponding to the destination hash value exist in either table B0, table B1, or table stat B. If no corresponding indication bits indexed by the destination hash value are set in table B0, table B1, or table stat B, then the packet is passed to segment A (step 302). If a corresponding entry indexed by the destination hash value is present in table B0, table B1, or stat B, then table A0, table A1, and table stat A are checked to determine whether they contain indication bits indexed by the destination hash value (step 298). If a indication is set indexed by the destination hash value in either table A0, table A1, or stat A, then a packet is passed to segment A (step 302). If no indication indexed by the destination hash value is set in table A0, table A1, or stat A, then the packet is blocked (step 300).

Figure 16 is a schematic block diagram of a bridge device with medium access control (MAC) blocks according to the present invention. Bridge device 324 includes receive MAC 326, transmit MAC 328, receive MAC 330, transmit MAC 332, hash filter 338, buffer management block 340, buffer B 334, and buffer A 336. Receive MAC 326 receives packets from a first network and buffers packets in buffer B 334. Transmit MAC 332 transmits packets from buffer B 334 to a second network. Receive MAC 330 receives packets from a second network and buffers those packets into buffer A 336. Transmit MAC 328 transmits packets from buffer A 336 to the first network. Hashed filter 338 controls whether a packet is passed from the first network to the second network or from the second network to the first network based on hash values of destination addresses of the packets and based on tables which store indications

corresponding to addresses of packets. Buffer management 340 manages buffer B 334 and buffer A 336. The MACs are fully IEEE 802.3 compliant in half-duplex and full-duplex implementation.

Figure 17 is a schematic diagram of a buffer according to the present invention. Buffer 344 stores packets from network segments coupled to port A and to port B. Memory is partitioned into two sections. Section A is a receive buffer for part A; section B for part B. Buffer 344 comprises a size of 64 kilobytes. Packets from port A (packet 346, 348, 350, for example) are stored in the first 32 kilobytes of the buffer 344. Packets from network segment B (packet 352, 354, for example) are stored in the second 32 kilobytes of buffer 344. The buffers are implemented with high speed (20 nanoseconds or faster) SRAMs. A minimum of 16 Kbyte buffer memory is required, but 256 Kbyte buffer is preferred for higher performance. Size of each section is configurable through external pins. Alternatively, auto sizing can be used to allow dynamic buffer allocation once a section of a buffer is full. Figure 18 shows the initial configuration of buffer 344 where allocation is one to one between port A and port B. The last word of each buffer is status storage. After receiving a packet, the bridge writes the packet length in the storage. A bad packet is rejected at the end and the buffer is reclaimed. After reset, both sides are selected at 100 Mps, the buffer sizes in A and B are equal. Minimum size of a packet buffer is 2 kbytes. The buffer memory has four modes:

- (1) Receiving from A, transmitting to B,
- (2) Receive from B, transmitting to A,
- (3) Receiving from A, receiving from B,
- (4) Transmitting to A, transmitting to B.

If after the whole packet is received and no more buffer space is available, a buff full pin will be asserted for as long as there is no empty buffer. In the full duplex mode, a pause packet is sent to the other end to signal that no more buffer space is available if a flow control mechanism is enabled. The time interval of a pause timer to cause the other end to stop sending packets is determined by a serial EEPROM.

Two possible forwarding modes and two transmission protocols can be selected through a pin on the bridge device. The forwarding modes are either full-packet store and forward, or 64-byte store and forward. In the full-packet store and forward mode, packet is forwarded only after the complete packet is received and checked and an ill-formed packet will be discarded and the buffer reclaimed. In the 64-byte store and forward mode, the bridge is to transmit the receiving packet once the first 64 bytes are received without collision; however, if during the receiving, another packet is being transmitted or waiting to be transmitted, this option will not have the effect, i.e., received packet will be buffered in full. With half-duplex transmission protocol, the carriers sense multiple access with collision detect (CSMA/CD) protocol is implemented. In full-duplex and full control protocol, without collision and a carrier sense detection, transmit starts at the 64th byte location or at the end of a packet. The pause packet is received, transmission activity is suspended until the pause time expires.

Four types of physical interfaces on port A and six types of physical interfaces on Port B to accommodate different applications are provided. These inter-faces are 10/100 MII Data Interface, 100M TX/FX Interface, and 10M Serial Interface. The physical interfaces of port A and B can be selected independently through pins corresponding to the respective ports. The most commonly used 10/100 MII Data Interfaces which comprise framed 4-bit-nibblewide synchronous data path and control signals are categorized in two groups. The MAC-MII Interface accepts data through RXD[3:0] from a PHY device and sending data through TXD[3:0], and the PHY-MII Interface accepts data through TXD[3:0] from a MAC-like or a repeater device and sending data through RXD[3:0]. The 10M MII 4-bit-nibble mode is also available by transferring data at 2.5MHz clock rate. The 100M TX/FX Interface allows transferring information to and from the MAC or a repeater using 5-bit of unframed data with lower latency at 25 MHz clock rate. The 5-bit code-groups are undetectable and have no meaning outside the 100 BASE-X physical protocol data unit, called a "Stream". Only Port B can be configured to 10M

Serial mode to transfer data with a serial data stream at 10 MHz clock rate. Two types of 10M serial modes are available; the MAC-Serial mode allows the "7-wire" interface to a 10Base-T PHY and the PHY-Serial mode allows the "7-wire" interface to a 10Base-T MAC. These interfaces are selected by setting PHY2-0_B at (1, 0, 0) for MAC-Serial mode and (1, 0, 1) for PHY-Serial mode.

The interface selections are detailed as follows:

Physical Interface on Port A	Speed (Mb/s)
MAC-MII(Connecting to a PHY)	10/100
PHY-MII(Connecting to a MAC)	10/100
FX	100
TX	100
	n (04/)
Physical Interface on Port B	Speed (Mb/s)
MAC-MII(Connecting to a PHY)	10/100
PHY-MII(Connecting to a MAC)	10/100
FX	100
TX	100
MAC-Serial(Connecting to a PHY)	10
PHY-Serial(Connecting to a MAC)	10

Three types of MII Interfaces are provided: the 100 Mb/s MII Interface, the 10 Mb/s Nibble Interface, and the 10 Mb/s Serial Interface. The 10/100 Mb/s MII operates in 4-bit nibble mode at 2.5/25 MHz clock rate. To provide more flexibility for various applications, the reversed MII mode for each MII application is also implemented. For instance, the MAC-MII interface is used to connect to a PHY device, but its reversed MII, the PHY-MII Interface, is used to connect to a MAC device. The MAC-MII comprises of 15 signals where RXDV, CRS, COL, RXER, RXD[3:0] are input and TXEN, TXD[3:0] are output. In MAC-MII mode, the clock lines TXCLK and RXCLK sourced by the Physical Layer chip supply the transmit and receive clocks for the bridge device with 2.5 MHz at 10 M speed and 25 MHz clock rate at 100 M speed. On the

contrary, the PHY-MII interfaces to a MAC device with RXDV, CRS, COL, RXER, RXD[3:0] as output and TXEN, TXD[3:0] as input are provided for PHY-MII interface. The TXCLK which provides clock reference for the MX98201 and the Physical Layer chip is sourced by an external 2.5/25 MHz clock; the RXCPHY is sourced by the bridge device. For 10 Mb/s serial Interface operation, the MII Data Interface is remapped to accommodate the 10 Mb/s Interface. The MAC-Serial Interface is used to provide RXD, CRS, COL as input to the bridge device and TXEN, TXD as output to a 10 Mb/s Ethernet Physical Layer. The TXCLK and RXCLK clock lines generated by the Physical Layer chip provide the 10 MHz transmit and receive clocks for the bridge device. On the other hand, the PHY-Serial Inter-face uses RXD, CRS, COL as output to a MAC device and TXEN, TXD as input. An external 10 MHz clock supplies TXCLK for the MX98201 and the MAC device; the RXCPHY is sourced by the bridge device.

Figure 18a is a schematic block diagram of a bridge device and two 100Mb/s collision domains according to the present invention. The design shown in Figure 18a uses a single bandwidth (100Mb/s) in both collision domains. The first collision domain 358 includes a repeater 362, which is coupled to DTE 364, DTE 366, DTE 368, and DTE 370. The second collision domain 360 includes repeater 372, DTE 374, DTE 376, DTE 378, and DTE 380. The first collision domain 358 is coupled to the second collision domain 360 through bridge device 356. Bridge device is coupled to repeater 362 in the first collision domain 358 and to repeater 372 in the second collision domain 360.

Figure 18b is a schematic block diagram of a bridge device and one 100Mb/s collision domain and one 100Mb/s collision domain according to the present invention. The design shown in Figure 18b uses a different bandwidth (10Mb/s) in the first collision domain 382 as compared to the bandwidth (100Mb/s) in the second collision domain 360. The first collision domain 382 is coupled to the second collision domain 360 through the bridge device 356. The first collision domain includes a repeater 384, which is coupled to bridge device

356, DTE 386, DTE 388, DTE 390, and DTE 392. The second collision domain includes repeater 372, which is coupled to bridge device 356, DTE 374, DTE 376, DTE 378, and DTE 380.

Figure 19 is a schematic block diagram of a combined 100Base-T system according to the present invention. Such a system is built with repeaters and a bridge to deliver both 10Mb/s and 100Mb/s service. Bridge device 356 is coupled to SRAM 384 and SRAM 386. Bridge device 356 is coupled to TX transceiver 388 via MAC serial port 387. TX transceiver is coupled to 10 base repeater 390. 10 base repeater is coupled to PC 292 and PC 394. Bridge device 356 is coupled to repeater controller 398 via media independent interface (MII) port 396. Repeater controller 398 is coupled to TX transceiver 404 via TX port 400 and to TX transceiver 406 via TX port 402. Additional TX ports may be coupled to repeater controller 398 through ports 404. TX transceiver 404 is coupled to PC 412 via TX media 408. TX transceiver 406 is coupled to PC 414 via TX media 410.

Figure 20a is a schematic block diagram of a built-in bridge application according to the present invention. Bridge device 356 is coupled to SRAM 384 and SRAM 386. Bridge device 356 is coupled to TX clock recovery & transceiver 418 via TX port 416. TX clock recovery & transceiver 418 is coupled to TX media 420. Bridge device 356 is coupled to repeater controller 424 via MAC MII 422. Alternatively, a PHY MII / MAC MII interface can be used instead of MAC MII 422. Also, a PHY MII interface can be used instead of MAC MII 422.

Figure 20b is a schematic block diagram of a media independent interface (MII) repeater application according to the present invention. Bridge device 356 is coupled to repeater controller 428 via TX port 426. Repeater controller 428 is coupled to TX clock recovery & transceiver 434 via TX port 430. TX clock recovery & transceiver 434 is coupled to TX media 436. Bridge device 356 is coupled to TX clock recovery & transceiver 440 via TX port 438. TX clock recovery & transceiver 440 is coupled to TX media 442. Alternatively, instead of TX port 426, a PHY-MII port may be used to couple bridge device 356 to

repeater controller 428, and a MII port can be used to couple repeater controller 428 to TX clock recovery & transceiver 434.

Figure 20c is a schematic block diagram of a stand-alone bridge application according to the present invention. Bridge device 356 is coupled to SRAM 384 and SRAM 386. Bridge device 356 is coupled to TX clock recovery & transceiver 446 via TX port 444. TX clock recovery & transceiver 446 is coupled to TX media 448. Bridge device 356 is coupled to TX clock recovery & transceiver 452 via TX port 450. TX clock recovery & transceiver 452 is coupled to TX media 454. Alternatively, instead of TX clock recovery & transceiver 452, bridge device 356 may be coupled to a TX clock recovery chip, and the TX clock recovery chip would then be coupled to a FX fiber transceiver and the FX fiber transceiver would be coupled to an FX media. Also, instead of using TX port 450 and TX clock recovery & transceiver 452, bridge device 356 may be coupled to a 10/100-base twisted pair transceiver via an MII port and the 10/100-base twisted pair transceiver via a north port and the media.

The following are tables showing pins in an integrated circuit embediment of the invention:

Port A TX Symbol/Media Independent interfera

Pin Name	Туре	Description
TDAT4_A	0	TX/FX Mode: Output. The most significant bit of the 5-bit Symbol Date.
TDAT3- 0_A/TXD3-0_ A	VO	TX/FX Mode TDAT3-Q. A: Output. These 4 pins and TDAT4_A are the 5-bit Symbol Data synchronous with TXCLK_A. MACMII Mode TXD3-Q. A: Output. Synchronous with TXCLK_A. the 4-bit framed nibbles are used to transmit data to an external PHY dovine. PHY-MII Mode TXD3-Q. A: Input. Synchronous with TXCLK_A. the 4-bit framed nibbles are the data transferred by an external MAC-like dovice.
TXCLK_A	1	TX /PX Modo: Input. It is a 23 MHz tocal symbol clock input. MII Mode: Input. It is a 2.3/35 MHz MII transmit clock input.
RDAT4_A	1	TX/FX Mode: Input. The most significant bit of the 5-bit Symbol Data.
RDAT3- 0_A/RXD3-0_A	Į/O	TX/FX Mode RDAT3-0_A: Input. These 4 pirts and RDAT4_A are the 5-bit Symbol Data synchronous with RXCLK_A. MAC-MI Mode RXD3-0_A: Input. Synchronous with RXCLK_A the 4-bit framed nibbles are used to receive data from an external PHY device. PHY-MII Mode RXD3-0_A: Chapat. Synchronous with RXCLK_A the 4-bit framed nibbles are used to trusfer data to an external MAC-like device. These pirts are tri-stated if OE_A is asserted high.
RXCLK_A	1	TX/FX Mode: Input. The 25 MHz Receive Clock is generated by an external PHY device. MAC-MII Mode: Input. The Receive Clock generated by an external PHY device is 2.5/25 MHz in frequency.
SIGDET_NCOL_	VO	TX/FX Mode: Input. The Signal Detect indicates I (68 Base-T activity on the receive channel when asserted by an external FHY device, MAC-Mill blook: Input. The Collision signal from an enternal PHY device indicates that a receive carrier is detected while transmitting. PHY-Mill Mode: Output. The Collisions signal interfaces to an external MAC-like device, it is asserted if both the unramit and receive lines are active in half-duplex mode. This signal has no effect in full-duplex mode.
CRS_A	VO	MAC-MI Mode: Input. The Carrier Sense signal is sourced by an external PHY device to indicate that either transmit or receive lines are active PHY-MII Mode. Output. The Carrier Sense signal interfaces to an external MAC-like device. Note: In this mode, CRS_A and RXDV_A share the same driver inside the integrated circuit.
OE_A	1	Output Enable. Active low. It is used to control RXD[3:0], RXDV, RXER. RXCPHY_A in PHY_MII mode for use as easiput for port A.

Pto Name	Туре	Description
РХСРНУ_А	0	PHY_MII Mode: Output. It is a 2.5725 MHz clock source. This pin is tri-stated if OE_A is asserted high.
RXDV_A	VO	MAC-MII Mode, hput. The Receive Data Valid signal is generated by an external PHY device; it indicates that the recovered and decoded data nibbles are on the vective data linus, PHY-MII Mode. Output. The Receive Data Valid signal indicates to the external MAC-like device that integrated circuit is sonding valid data nibbles for transmission. This pin can be tri-stated by pulling OE. A high. Note: In this mode, CRS_A and RXDV_A share the same driver maide the integrated circuit.
RXER_A	<i>V</i> 0	MAC-MII Mode. Input. The Receive Error signal is generated by an external PHY device. PHY-MII Mode. Curput. The Receive Error signal connects to an external MAC-like dryine. This pin can be tri-stated by pulling OB_A high. Note: In this mode, the integrated circuit always drives a logic zero which indicates no receive error generated from the integrated circuit.
TXEN_A	Vo	MAC-MII Mode. Output. The Transmit Enable indisates that the integrated circuit is sending valid data nibbles for transmission to an enternal PHY device. PHY-MII Mode: Input. The Transmit Enable signal denotes that the recovered and decoded data nibbles are available on data lince from an enternal MAC-like device.

Port BTX Symbol/Modis Independent Interface

Pin Name	Турь	Description
TDAT4_B	0	TX/FX Mode: Output. The most significant bit of the 5-bit Symbol Data.
TDAT3-0_B/TKD3- 0_B		TX/FX Mode TDAT3-0_B; Chaput. These 4 pins and TDAT4_B are the 3-bit Symbol Data symchronous with TXCLK_B. MAC-MII Mode: TXD3-0_B; Curput. Synchronous with TXCLK_B, the 4-bit framed nibbbes are used to transmit data to an external PHY device. PHY-MII Mode TXD3-0_B; Imput. Synchronous with TXCLK_B, the 4-bit framed nibbbes are the data transferred by an external MAC-like device.
		MAC-Serial Mode TXD0_B: Output. The serial transmit data bit which interferes to an external PHY device. PHY-Serial Mode TXD0_B: Input. The serial data bit which interfaces to an external MAC-like device.
TXCLK_B	I	TX/FX Mode: Input. It is a 25 MHz local symbol clock input. MII Mode: Input. It is a 2.5/25 MHz MII transmit clock input.
		MACPHY-MII Striet Mode: (1 is a 10 MHz clock for 10 Hase serial mode.

Pin Name	Туре	Description
RDAT4_B	1	TX/FX Mode: Input. The most eignificant bit of the 5-bit Symbol Data.
RDAT3-0_B/RXD3- 0_B	t/O	TX/FX Mode RDAT3-0_B: Leput. These 4 pins and RDAT4_B are the 5-bit Symbol Data symboreness with TXCLK_B. MAC-MII Mode RXD3-0_B: Leput. Synchroness with RXCLK_B, the 4-bit finance nibbles are used to receive data from an external PHY device. PHY-MII Mode RXD3-0_B: Output. Synchroness with RXCLK_B, the 4-bit finance nibbles are used to transfer data to an external PHY device. These pins are lated to an external PHY device. These pins are lated when OE_B is asserted high.
		MAC-Serial Mode RXDO_B: Input. The receive serial data bit interfaces to an ordernal FHY device, PHY-Serial Mode RXDO_B: Output. The cerial data bit inter-faces to an actumal MAC device.
RXCLK_B	I	TX /FX Mode: Input. The 23 MHz Received Clack is generated by an external PHY device. MAC-MII Mode: Input. The Receive Clock generated by an external PHY device is 2.5/25 MHz in frequency.
·		MAC-Serial Mode: Input. It is a 10 MHz Receive Clock sourced by an external PHY dovice.
SIGDET_B/COL_B	, VO	TXFX Mode: Input. The Signal Detect indicates 100 Base-T activity on the receive channel when asserted by an external PHY device. MAC-MII Mode input. The Collision signal from an external PHY device indicates that a receive carrier is detected while transmining. PHY-MII Mode: Cusput. The Collision signal interfaces to an external MAC-like device, it is asserted if both the transmit and receive lines are active in half-deplex mode. This signal has no effect in full-deplex mode.
		MAC-Serial Mode: Input. The Collision signal is provided by an external PHY device. PHY- Serial Mode: Output: The Collision signal interfaces to an external MAC-like device.
CRS_B	VO.	MAC-MII Mode: Imput. The Cartier Screen signal is sourced by an external PHY device to indicate that either transmit or receive lines are extive. PHY-MII Mode: Comput. The Carrier Screen signal interfaces to an external MAC-like device. Note: In this mode, CRS. B and RXIDV_H share the same driver inside the integrated circuit.
·	•	MAC-Strial Mode: Input. The Currier Sense signal interfaces to an external PHY device. PHY-Scrial Mode: Output. This Currier Sense tignal interfaces to an external MAC-like devices. Note: In this mode, CRS_B and EXCOV_B share the same driver inside the integrated circuit.
OE_B	τ	Output Enable. Active low, it is used to control BXD[3:0], RXDV, BXER, PHYRXC_B in PHY-MII mode for use as cusput for port B.

Pin Name	Тура	Description
rxcphy_b	o	PHY-MII Mode. Output. A 2.1/21 Mfz clock course. This pin is tri-stated if OE_B is asserted high.
_		PHY-Serial Mode: Output. When interfacing to a MAC-like device (i.e. MAC-MII repeater), the RXCPHY and TXCLK of both the integrated obstaint and the MAC-MII repeater are sourced by the same external 10 MHz clock.
RXDV_B	VO	MAC-MII Mode: Impar. The Receive Data Valid signal is governed by an external PHY device; it indicates that the recovered and decoded data nibbles are on the receive data lines. PHY-MII Mode: Output. The Receive Data Valid signal indicates to the external MAC-like device that the integrated circuit is sensing data nibbles for transmission. This output can be the stated by pulling OE_B high. Note: In this mode, CRS_B and RADV_B thate the same driver maide the integrated circuit.
RXER_B	vo	MAC-MII Mode: Input. The Receive Error signal is generated by an external PHY device. PHY-MII Mode. Output. The Receive Error signal corporate to an external MAC device. This pin can be the tested by pulling OE_B high. Note: In this mode, the integrated circuit atways drives a logic zero which indicates no receiver error generated from the integrated circuit.
TXEN_B	vo	MAC-MII Mode: Output. The Transmit Enable indicates that the integrated circuit is sending valid data mibbles for transmission to an external PHY device. PHY-MII Model: Inpat. The Transmit Enable signed denotes that the recovered and decoded data sibbles are available on data lines from an external MAC-like device.
		MAC-Serial Mode: Output. The Transmit Enable signal interfaces to an external PHY devices. PHY-Serial Mode: Input. The Transmit Enable signal interfaces to an external MAC- like device.

Mode Configuration Pins

Ptn Name	Туре	Description
MSIZEI-0	t	Memory Size. Must'd with ABYTE1-0_B. [MSIZE1, MSIZE0] = Memory size [0, 0] = 16 Kbytes; [0, 1] = 64 Kbytes; [1, 0] = 128 Kbytes; (1, 1) = 236 Kbytes.
MRATZ-0		Monory Ratio. These two pips define the buffer size ratio of Port A to Port B. A larger buffer at Port A means Port A is capable of receiving more packets to be forwarded to Port B. [MRAT2, MRAT0] = Port A buffer size: Port B buffer size $[x, x, 0] = 1:1; [0, 0, 1] = 1:7; [0, 1, 1] = 1:15; [1, 0, 1] = 7:1; [1, 1, 1] = 1:1:1.$

Pin Neme	Type	Description
AUTOSIZE	1	Auto Siza, Mux'd with ABYTEI_A. When succeed high, it crabbes Auto-size feature of buffer memory.
PWD1-0_A	I	For A Forward Mode Selection. [FWD1_A. FWD0_A) - Forward Mode [0,0] - Half-duplex, Rull-packet store-and-forward; [0,1] - Rull-duplex, full-packet store-and-forward; [1,0] - Half-duplex, 64-byte store-and-forward; [1,1] - Fall-duplex, 64-byte store-and-forward;
FWD1-0_B	1	Part B Forward Mode Schottinn. [FWD1_B, FWD0_B] - Forward Mode [0,0] - Half-duplex, full-packet store-and-forward; [0,1] = Full-duplex, full-packet store-and-forward; [1,0] - Half-duplex, 64-byte store-and-forward; [1,1] = Full-duplex, 64-byte store-and-forward.
SPEED_A	1	Port A Spord. When exerted high, 100 M spood is employed for Port A. When exerted low, 10 M spood is employed.
SPEED_B	I	Port B Spood. When asserted high, 100 M speed is employed for Port B. When asserted low, 10 M speed is employed.
PHYLO_A	ı	PHY of Port A. Mux'd with ABYTE1-0_A. [PHY1_A. PHY0_A) = {0,0} = MAC-MII. (interfacing to an external PHY device); {0,1} = PHY-MII (interfacing to an external MAC device); {1,0} = 100BASE-FX; {1,1} = 100BASE-TX.
БНА3-0 [®]	t	PHY of Port B. [PHY2 B. PHY1 B. PHY0 BI = {0,0,0} = MAC-MII (interfacing to an enternal PHY device); {0,0,1} = FHY-MII (Interfacing to an enternal MAC device); {0,1,0} = 100BASE-FX; {0,1,1} = 100BASE-TX; {1,0,0} = MAC-Serial (interfacing to an enternal PHY device); {1,0,1} = PHY-Serial (interfacing to an enternal MAC device); {1,1,1} = Reserved; {1,1,1} = Reserved; {1,1,1}
FCEN_A	ī	Flow Control Enable. Must'd with Bulli_A. When asserted high, it enables flow control mechanism in full displaymode on Port A.
FCEN_B	ı	Flow Control Enable, Mux'd with Suffa_B. When asserted high, it crubbes flow control machanism in full-duplex mode on Port B.

Address Pilter Pin

Ptn Name	Турч	Doscription
SLENP_AB	ī	Mux'd with PKDT7_B
BCF_AB	ī	Mux'd with PKDT6_B
MCF_AB	ī	Muz'd with PKDT5_B
SAF AB	1	Max'd with PKDT4_B
SLENP BA	- i -	Mux'd with PKDT3_B
BCF_BA	1	Mux'd with PKDT2_B.
MCF_BA	1	Mux'd with PKDTI_B.

Pin Name	Туре	Description
SAP_BA	1	Mus'4 with PKDTO_B.

Buffer SRAM Interface

Pin Name	Турс	Description
8A16-0	O	SRAM Address 16-0. These 17 address inputs select one of the 128K 16-bit words in the SRAM.
SD15-0	VO	SRAM Data Input/Output Ports. These 16 bidirectional pins are used to read data from or write data into the SRAM.
SR_W	a	Read Not Write. When exserted high, it enables the read operation of SRAMs. When exserted low, it embles the write operation.
80_	O	Output Enable. It is an active low signal which controls outputs from SRAMs.

Register Interface

Pts Name	Type	Description
REGDAT[7:0]	יסט	Register Data. These are the 8-bit register data. They are tri- stated if CS_ is not asserted.
REGSEL[7:0]	I	Register Select. These pins are used to select internal registers.
ය ූ	I	Chip Select. When assorted low, it enables the read or write access to the register.
regr_w	ſ	Register Road Not Write. When asserted high, it onables coad operation. When asserted low, it symboles write operation.

EEPROM Interface Plas

Pin Name	Туре	Description
EECZNOEEFROM	ν ο	EEPROM Chip Select. Output. It is assorted high during a EEPROM read cyclo. NOEEPROM, Input. It should be pulled high when there is no EEPROM.
EESK	0	EEPROM Clock
EEDI	0	EEPROM Serial Data Laput. It is connected to the serial data in of the EEPROM.
EEDO	ı	EEPROM Serial Data Output. It is connected to the serial data out of the EEPROM.

Address Filed Access Plus

Pin Name	Type	Poscription
PETD7-0_A/AGTIM7-0	<i>v</i> o	Pasket Data From Port A. Output. PKTD7 is the MSB in a byte. The order displayed is as follows: Idles-preamble-SFD (1 byte) - DA (6 bytes) - Hashed DA (1 byte) - SA (6bytes) Hashed SA (1 byte) - Data - Idles.
	-	AGTIM7-0, input. The value of aging timer is read into the integrated circuit during power-up reset. AGTIM7 is the MSB and ATIM0 is the LSB. The aging timer value is minimum 3 minutes and maximum 1275 minutes.
ABYTE2_A/AUTO-SIZE ABYTE1_A/PHY1_A ABYTE0_A/PHY0_A	VO,TTL	Address Byts From Port A. Output. These three pire indicate the content of PKTD7-0_A. (ABYTE2, ABYTE1, ABYTE0] [0,0,0] = PKTD7-0_A is the SFD (10101013); [0,0,1] = PKTD7-0_A are the DA bytes; [0,1,0] = PKTD7-0_A are the DA bytes; [0,1,1] = PKTD7-0_A are the SA bytes; [0,1,1] = PKTD7-0_A are the Most Significant 8 bits of the CRC of the 6 DA bytes; [0,1,1] = PKTD7-0_A are the Most Significant 8 bits of the CRC of the 6 SA bytes, [1,0,1] = PKTD7-0_A are the Most Significant 8 bits of the CRC of the 6 SA bytes, [1,0,1] = PKTD7-0_A are the date; [1,1,1] = PKTD7-0_A are the idea state; [1,1,1] = PKTD7-0_A are the prescrible Autosizo. Input. When assorted high, it enables the auto-size feature of buffer memory. PHY1-0_A. Input. Physical interface for Port A.
ABORT_A	ī.	Abort Packet From Port A. When this pin is essented high, it signals the integrated circuit to abort a most recently received packet. If this packet is stored in the buffler, the buffer is reclaimed.
PKTD7-0_B	V O	Packet Data From Part B. Output PKTD7 is the MSB in a byte. The order displayed is as fallows: idles-preemble-SFD (1 byte) - DA(6 bytes) - Hashed DA (1 byte) - SA(6bytes) Hashed SA (1 byte) - Data - Idles.
slenp_ab		Input Active high signals. Self Learning Algorithm from A to B embled.
BCF_AB		Broadcast Filter from A to B Enabled
MCF_AB		Multipast Filter from A to B Embled
SAF_AB		Solf-Addressed Packet Filler from A to B Enabled
SLENP_BA		Self Learning Algorithm from B to A Enabled.
BCP_BA		Broadcast Fliter from B to A Enabled.
MCP_BA		Multicast Filter from B to A Enabled
SAP_BA		Solf-Addressed Packet Filter from B to A Enabled

Ptrs Name	Туре	Description
ABYTE2 B ABYTE1 BMSIZE1 ABYTE0 BMSIZE0	O	Address Byte From Port B. Output. These three pins indicate the content of PKTD7-0_B. (ABYTE1, ABYTE1, ABYTE0] [0, 0, 0] = PKTD7-0_B is SFD (10101011); [0, 0, 1] = PKTD7-0_B is SFD (10101011); [0, 0, 1] = PKTD7-0_B are the Mont Significant 8 bits of the CRC of the 6 DA bytes; [0, 1, 1] = PKTD7-0_B are the SA bytes; [1, 0, 0] = PKTD7-0_B are the Mont Significant 8 bits of the CRC of the 6 SA bytes; [1, 0, 1] = PKTD7-0_B are the data; [1, 1, 0] = PKTD7-0_B are the data; [1, 1, 0] = PKTD7-0_B are the preamble. MSIZE1-0. Input. These two pins select buffer memory size.
ABORT_8	Ι.	Abort Packet From Port B. When ABORT B is asserted high, it signals the integrated circuit to abort the most recently received packet. If this packet is stored in the buffer, the buffer is rectained.

Buffer Pull Indication

Pin Name	Type	Description
BUFUL_A/FCEN_A	1/0	Buffer Full At Port A. Output. When BLIFUL A is amorted high, it indicates that buffer is full due to the received packets on Port A. If desired, it may be used with 74LS244 to drive an LED as the Port A buffer status indication. Flow Control Enable. Input. Flow control muchanism enable pin.
BUFUL_BYPCÉN_B	₽/O	Buffer Pull At Port B. Chaput. When BUFUL. B is assorted high, it indicates that buffer is full due to the received packets on Port B. If desired. it may be used with 76LS244 to drive an LED as the Port B buffer status indication. Row Control Pashle. Input. Flow control mechanism crable pin.

In sum, the present invention provides a device that helps to reduce the complexity and costs associated with a bridge and helps to more efficiently provide the functionality of interconnection between network media and helps to avoid leaks of local packets to other network segments and is scalable for higher speed networks.

The foregoing description of a preferred embodiment of the invention has been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise forms disclosed. Obviously, many modifications and variations will be apparent to practitioners skilled in this

art. It is intended that the scope of the invention be defined by the following claims and their equivalents.

CLAIMS

What is claimed is:

- 1. A device for coupling a first network medium to a second network medium, the device comprising:
 - a first port coupled to the first network medium;
 - a second port coupled to the second network medium;
- a memory storing a first plurality of indications and a second plurality of indications, the indications in the first plurality of indications corresponding to respective sets of addresses and indicating whether at least one address in the respective set of addresses may be accessible through the first network medium, the indications in the second plurality of indications corresponding to respective sets of addresses and indicating whether at least one address in the respective set of addresses may accessible through the second network medium; and
- a connecting circuit coupled to the first port, the second port, and the memory, the connecting circuit causing the ports to pass or block a packet from the first network to the second network, the packet having a destination address, the connecting circuit causing the ports to pass or block based on:
 - a first indication from the first plurality of indications, the first indication corresponding to a set of addresses including the destination address of the packet, and
 - a second indication from the second plurality of indications, the second indication corresponding to the set of addresses including the destination address of the packet.
- 2. The device of claim 1, further comprising:
- a first circuit that reads a source address of the packet, the first circuit setting a third indication in the first plurality of indications, the third indication corresponding to the source address of the packet.
- 3. The device of claim 2, further comprising:

a second circuit that reads a source address of a second packet from the second port, the second circuit setting a fourth indication in the second plurality of indications, the fourth indication corresponding to the source address of the second packet.

- 4. The device of claim 2, further comprising a central processing unit (CPU) interface coupled to the memory that allows a CPU to set indications in the memory.
- 5. The device of claim 2, further comprising: an erase circuit coupled to the memory that erases old entries from the memory.
- 6. The device of claim 2, further comprising:
 an aging timer;
 an erase circuit coupled to the aging timer and the memory;
 and wherein the first plurality of indications comprises:
 - a third plurality of indications, and a fourth plurality of indications;

and wherein the first circuit is configured to set the third indication in the third plurality of indications or in the fourth plurality of indications based on the aging timer;

and wherein the crase circuit is configured to crase the third plurality of indications or the fourth plurality of indications based on the aging timer.

- 7. The device of claim 3, further comprising: an aging timer; an erase circuit coupled to the aging timer and the memory; and wherein the first plurality of indications comprises: a third plurality of indications, and
 - a fourth plurality of indications;

and wherein the second plurality of indications comprises:

a fifth plurality of indications, and

a sixth plurality of indications;

and wherein the first circuit is configured to set the third indication in the third plurality of indications or in the fourth plurality of indications based on the aging timer;

and wherein the second circuit is configured to set the fourth indication in the fifth plurality of indications or in the sixth plurality of indications based on the aging timer;

and wherein the erase circuit is configured to erase the third plurality of indications or the fourth plurality of indications based on the aging timer and the erase circuit is configured to erase the fifth plurality of indications or the sixth plurality of indications based on the aging timer.

8. The device of claim 1, wherein the connecting circuit is configured to block the packet from the first network segment to the second network segment if:

the first indication indicates that at least one address in the second set of addresses may be accessible through the first network medium; and

the second indication does not indicate that at least one address in the fourth set of addresses may be accessible through the second network medium.

- 9. The device of claim 1, wherein the connecting circuit is configured to pass the packet from the first network segment to the second network segment if the second indication indicates that the destination address of the packet may be accessible through the second network segment.
- 10. The device of claim 1, further comprising:

 an index generation circuit that generates a first index in response to the destination address of the packet; and

a selector circuit that selects the first indication from the first plurality of indications based on the first index, the selector circuit coupled to the connecting circuit and to the index generation circuit.

- 11. The device of claim 10, wherein the index generation circuit comprises:

 a hash circuit and wherein the first index comprises a result of a hash
 function of the destination address of the packet.
- 12. The device of claim 11, wherein the hash circuit comprises:
 a cyclic redundancy check (CRC) circuit.
- 13. The device of claim 1, wherein the respective sets of addresses comprise medium access control (MAC) addresses.
- 14. The device of claim 1, wherein the first network medium comprises a network using carrier sense multiple access protocol.
- 15. The device of claim 1, wherein the first network medium comprises a collision domain network segment.
- 16. The device of claim 1, wherein the entire device is implemented on a single integrated circuit.
- 17. A method of selectively passing packets from a first network medium to a second network medium, the method comprising the steps of:

passing or blocking a first packet from the first network segment to the second network segment based on a first indication and a second indication;

wherein the first indication corresponds to a destination address of the first packet and indicates whether an address in a first set of address including the destination address may be accessible through the first network medium; and

wherein the second indication corresponds to the destination address of the first packet and indicates whether an address in a second set of addresses including the destination address may be accessible through the second network medium.

18. The method of claim 17, wherein the step of passing or blocking a first packet from the first network segment based on a first indication and a second indication further comprises:

passing the first packet from the first network segment to the second network segment if the second indication indicates that an address in the second set of addresses may be accessible through the second network medium.

19. The method of claim 17, wherein the step of passing or blocking a first packet from the first network segment based on a first indication and a second indication further comprises:

blocking the first packet from the first network segment to the second network segment if:

the first indication indicates that an address in the first set of addresses may be accessible through the first network medium; and

blocking the first packet from the first network segment to the second network segment if the second indication does not indicate that the address in the second set of addresses may be accessible through the second network medium.

20. The method of claim 17, further comprising the steps of:

performing a hash function on the address of the node in the first

network segment to yield a first hash value; and

indexing the first indication by the first hash value.

21. The method of claim 20, wherein the step of performing a hash function comprises performing a cyclic redundancy check on the address of the node in the first network segment.




FIG.-1




FIG.-2

Learning Mode




FIG.-3




FIG.-4

Decision Circuit A to B




FIG.-5




FIG.-6

		_		
x	_	n	Or	

A→B

					_	(1 - Pass to B
AØ	Al	STATA	BØ	В1	STATB	EN .
0	0	0	x	x	х :	ı
l	x	x	0	0	0	0
х	1	x	0	C	0	0
x	x	1 .	0	0	0	0
x	х	x	1	x	x	1
x	x	X	x .	. 1	х	1
×	x	x	\mathbf{x}	x	1	1

B→A

(1 = Pass to A)

						11 - 1472 10 11)
B0	BI	STATB	AØ	A1	STATA	EN
0	0	0	x	x	х	1
1	х	X	0	0	0	0
x	1	х	0	0	0	0
x	x	1	0	0	0	0
x	х	х	1	x	х	1
x	x	x ·	x	1	x	1
x	x	x	x	x	1	1
	•	•	•		-	

FIG.-7




FIG.-8

	66
200.0 	
3,02.2	
202-3	
2007	
300.5	
202-6	
203 7	

FIG.-9





FIG. 10a



	8	M	S	(B	IM	н	. Packets to 6e Blocked		
7	0	0	0	a	0	0	None		
2	0	0	9	0	0	1	Static hashed-fillered packets EXCEPT broadcest/multicast packets		
3	1	0	0	0	•	0	Broadcast packata		
4	1	0	٥	0	٥	1	Broadcast AND static hash-fittered packets		
6	0	1	0	0	0	0	Multicast (but not broadcast) packets		
•	0	ï	٥	0	0	1	Mutilicest (but not broadcast) AND statio hash-filtered packets		
7	0	0	1	0	0	0	Self-addressing packets		
•	0	0	1	0	0	1	Self-eddress AND static hash-filtered packets		
•	1	1	0	0	0	0	Broadcast AND multicast packets		
10	1	1	a	0	٥	1	roadcret, multicast AND static hash-fittered packets		
11	1	0	7	0	0	0	Broadcast AND self-eddressing packets		
12	1	0	,	α	6	1	Broadcast, self-addressing AND static hash-filtered packets.		
13	0	1	1	0	0	0	Mullicast (but not broadcast), self-addressing packets		
14	a	1	7	0	0	1	Multicest (but not broadcast), self-eddressing & static healt-filtered packet		
18	1	1	1	0	0	0	Spadcest, multicast, AND self-addressing packets		
18	i	1	1	0	0	1	Bioadcast, multicast, salf-addressing AND statio hash-filtered packets		
17	*	×	×	1	0	×	Packets with DA I= FFFFFFFFFFF		
18	×	¥	¥	0	1	×	Broadcast AND packets with the first bit of DA I= 1		
10		×	x	1	1	×	Packata with the first bit of DA (= 1		
Val			adca	st Pa	sket 1	fiter.	M: Multicast Packet Filter; S: Salf-Addressing Packet Filter,		
					iler.		IB: Inverse Broadcast Filter, IM: Inverse Multicast Pecket		

FIG. 11




FIG.-12




FIG.-13




FIG.-14

(92)




FIG.-15




FIG. 16




FIG. 17




FIG. 18a




FIG. 18b




FIG. 19




FIG. 20a




FIG. 20b




FIG. 20c

BRIDGE DEVICE WITH SELF LEARNING BETWEEN NETWORK MEDIA AND INTEGRATED CIRCUIT AND METHOD BASED ON THE SAME

ABSTRACT

A device for coupling a first network medium to a second network medium. A first port is coupled to the first network medium and a second port coupled to the second network medium. A memory stores a first plurality of indications and a second plurality of indications. The indications in the first plurality of indications correspond to respective sets of addresses and indicate whether at least one address in the respective set of addresses may be accessible through the first network medium. The indications in the second plurality of indications correspond to respective sets of addresses and indicate whether at least one address in the respective set of addresses may accessible through the second network medium. A connecting circuit is coupled to the first port, the second port, and the memory. The connecting circuit causes the ports to pass or block a packet from the first network to the second network. The packet has a destination address. The connecting circuit causes the ports to pass or block based on a first indication from the first plurality of indications and a second indication from the second plurality of indications. The first indication corresponds to a set of addresses including the destination address of the packet. The second indication corresponds to the set of addresses including the destination address of the packet.